芯片漫谈——最近存内计算在玩什么_CPU

随着大数据和AI应用的爆发，传统冯诺依曼架构面临存储墙的严峻挑战。存内计算作为突破性技术，通过将计算单元移至存储器附近或内部，大幅降低数据搬运开销，为高性能计算提供了全新思路。本文深入解析存内计算的技术原理、主流方案及商用进展，展现这一领域的创新活力。

智能速览

冯诺依曼架构的存储墙问题推动存内计算发展
ReRAM凭借天然适合存算的特性成为研究热点
DRAM-based PIM已有三星等厂商实现商用落地
SRAM存算在加密和神经网络加速领域表现突出
存内计算在科研领域成果丰富但工业化仍有差距

精华内容

存内计算技术的发展，源于对传统计算架构瓶颈的突破性思考。从理论研究到商用落地，这条技术路径正在重塑计算架构的未来版图。

存储墙困境

冯诺依曼架构作为计算领域的主导范式，采用处理器与存储器物理分离的设计原则。这种分离在计算起步阶段具有化繁为简的优势，但随着数据量的爆炸式增长，存储与处理器之间的数据搬运成本急剧上升，形成了所谓的"存储墙"。这道墙成为阻挡计算架构性能持续提升的关键障碍，业界亟需新的解决方案来突破这一瓶颈。

ReRAM方案

ReRAM（阻变存储器）凭借其器件特性，成为存内计算的理想载体。其基本原理是通过在存储单元上烧写电阻值，利用欧姆定律实现乘法运算，再通过电流汇聚完成加法计算。这种方案在神经网络计算中展现出天然优势，但目前仍面临器件寿命、ADC/DAC开销等商业化障碍。尽管相关研究成果丰富，工业应用尚未实现突破，等待商业化机会的到来。

DRAM商用实践

DRAM-based PIM是目前商业化最为成功的存内计算方案。三星通过修改HBM架构，在DRAM bank边缘添加运算单元，数据流经logic层时完成运算后再向后传输。UPMEM则采取更激进的做法，直接在每个DRAM芯片内集成小型运算单元。这些方案虽然需要修改DDR协议，但已在实际应用中展现出良好效果，成为折衷后较为可靠的解决方案。

SRAM存算应用

SRAM存算在产品实现难度上介于DRAM和ReRAM之间，具备较好的实用性。主要应用于两个场景：一是加密领域的逻辑运算，通过同时激活多条字线检测位线压差，实现AND/NOR等逻辑操作；二是神经网络加速，利用SRAM阵列的电流特性，在位线直接完成乘累加运算。2018年ISSCC会议上展示的方案多次对电容充电实现乘累加，代表了这一方向的典型思路。

技术展望

存内计算作为学术研究方向充满活力，论文数量持续增长，创新思路层出不穷。但在工业化应用方面，从实验室到量产的鸿沟依然明显。冯诺依曼架构凭借其成熟度和通用性，在可预见的未来仍将占据主导地位。存内计算能否突破现有限制，实现大规模商业化应用，需要器件、架构、算法等多方面的协同创新。