【省流总结】怀旧向二十多年前的国产CPU？威盛C3上手测试

原视频：【怀旧向】二十多年前的国产CPU？威盛C3上手测试 BV1Wx4y1J7nP

这个C3的跑分真就打不过同频C7M，被铜矿奔腾吊锤了。1.2G打不过0.93G而且差了不止一星半点，这还是后期C3带L2缓存的Nehemiah新架构版本（C3老架构甚至浮点是设计没换代一直用的IDT早期祖传FPU而且无L2缓存没有SSE和更新的指令集）。

除了不缺SSE指令集、支持VIA Padlock（AES、RNG）加速指令集+功耗低以外基本没啥用。

记得VIA在NANO以前是没有乱序执行分支预测和64位支持的，纯纯的早期ATOM级别小核心（12级流水线），不过这个Nehemiah在1.0G频率下TDP也有15W了，相比C7M可以在7W达到1.6G还是差了一些，IBM 90nm SOI还是可以的，不知道VIA C3的130nm是哪家的。

看着像是TSMC的，那应该还没啥问题。当时能做这种工艺的Fab很多，130nm节点TI ST之类的都能做。像后期VIA NANO 65nm就用的是富士通的Fab而不是TSMC，所以当时的情况远比我们想象中的要复杂。

L2好像小了3/4吧，也不能说规格没啥差距，而且小核心在核心面积和规模上肯定也更小了。

VIA C3包括C7雀食不是中国人设计的，只是VIA买了美国centaur团队之后发售的，当时VIA大陆团队刚接手VIA台湾省研发团队的业务，还在研发S3集显芯片组，等到2010年左右确定要成立兆芯的时候才开始复盘L4350的设计流程掌握X86 CPU的设计能力，后期这批人从兆芯五道口开始才完成真正意义上中国人设计的X86 SOC。像原先早于兆芯拿到CYRIX遗产AMD GEODE的北大众志都没有X86研发迭代能力的，所以如今我们能看到龙芯圈气急败坏攻击其他国产芯片的时候会着重照顾海思半导体和上海兆芯就是这样的原因，因为他们真有国产X86和ARM的完整设计能力。

就这样，谢谢朋友们！

PS：附VIA产品线列表

作者声明本文无利益相关，欢迎值友理性交流，和谐讨论～