随着摩尔定律逼近物理极限，传统芯片制程的进步日益放缓。然而，半导体行业并未停滞。在3D NAND、新型金属互连以及二维材料等领域，一系列创新技术正在攻克难关，它们有望在未来十年重塑产业格局，为算力的持续增长提供关键支撑。
智能速览
三星用钼替代钨做字线，显著降低电阻并提升NAND性能与寿命。
为应对尺寸效应，钌将取代铜成为下一代芯片互连的关键材料。
二维材料有望解决硅基晶体管在纳米级下的漏电流难题。
二维材料的商业化仍面临制造、接触电阻和性能对称性等多重挑战。
精华内容
摩尔定律放缓背景下，半导体行业正通过材料创新与结构变革寻找突破口。从3D NAND的垂直堆叠，到互连材料的更迭，再到二维材料的探索，每一项技术都承载着延续算力增长的重任。
3D NAND堆叠竞赛
存储芯片领域，垂直堆叠是提升容量的主流方向。SK海力士的321层V9 NAND通过增加一个deck和plug，将单片容量比上一代238层提升了44%，解决了洁净室空间受限的难题。但其工艺难度极高，总加工步骤增加30%，且21 Gb/mm²的密度与美光276层产品相当，成本竞争力不足。
三星则专注于材料创新，在其286层V9 NAND中用钼替代传统的钨作为字线金属。这一改变使接触电阻降低40%，读取时间缩短超过30%，寿命测试中的故障率更是降低了94%。尽管钼的原子层沉积工艺难度大，但其带来的性能提升是颠覆性的。
互连材料革命
当芯片制程微缩至10纳米以下，铜互连因尺寸效应导致电阻率急剧上升，成为性能瓶颈。钌凭借其更低的电阻率敏感性，成为业界公认的下一代关键互连材料。
三星通过钌原子层沉积技术，实现了晶粒取向度高达99%的超高织构薄膜，在横截面积仅300 nm²的超细互连线中，电阻降低了46%。研究机构IMEC的路线图也明确指出，从A14到A10节点，芯片互连将从铜向钌过渡，以满足未来高性能计算的需求。
二维材料潜力
在逻辑芯片领域，当硅基晶体管的栅极长度缩小至10纳米以下，源漏直接隧穿效应导致的关态漏电流成为难以逾越的物理壁垒。二维过渡金属二硫化物（TMD）因其更宽的带隙和更高的有效质量，能有效抑制隧穿效应，被视为延续逻辑微缩的关键候选材料。
台积电等领先厂商的研究已证明，在环栅架构下使用单层二硫化钼构建n型场效应晶体管是可行的，这为在极短栅长下维持低关态电流提供了清晰的技术路径，展现了二维材料的巨大潜力。
落地挑战重重
尽管前景广阔，但二维材料的商业化仍面临巨大挑战。首先是晶圆级集成，目前300毫米晶圆的直接生长技术尚不成熟，而转移技术难以规模化且易引入结构损伤。
其次是接触电阻问题，在产品实际工作的低偏置电压下，实现低于100 Ω·µm的接触电阻目标极为困难。尤其是p型器件的性能更是明显短板，受费米能级钉扎等界面效应影响，其接触电阻远高于n型器件，严重制约了CMOS工艺的实现。
半导体行业的未来，是一场围绕材料与结构的深刻革命。从NAND堆叠到互连金属，再到沟道材料的根本性变革，每一步都充满挑战与机遇。这些技术虽离大规模应用尚有距离，但已共同勾勒出突破摩尔定律壁垒的蓝图。下一个十年，谁能率先取得制造与成本的平衡，谁就将掌握主动权。
