随着AI计算需求激增，400G网络和PCIe 8.0互连技术成为下一代AI基础设施的关键支撑。这份SNIA研讨会深度解析了高速互连面临的技术挑战与创新解决方案，为AI系统架构升级提供了重要参考。
智能速览
PAM6调制成为400G芯片到芯片信道的最佳选择
共封装铜缆(CPC)和飞越线缆解决高速互连瓶颈
PCIe 8.0必须使用有源器件维持信号完整性
CPO技术将光互连功耗从30W降至5W
AI SSD功耗增长超50%，液冷成为必需
E2形态规格是实现大容量SSD最经济路径
精华内容
面对AI算力爆炸式增长，传统互连技术已触及物理极限。400G网络与PCIe 8.0的突破性进展，正在重塑AI基础设施的连接架构，但随之而来的技术挑战需要创新解决方案。
400G技术挑战
AI时代的数据洪流对互连带宽提出前所未有的要求。传统PCB布线在400G时代面临严重瓶颈，信号损耗随频率升高急剧恶化。实测显示，32GHz时PCB走线插入损耗恶化约70%，64GHz时这一差距更加显著。芯片边缘的’海岸线问题’成为核心瓶颈，物理空间限制导致I/O带宽扩展困难。传统’3连接器’拓扑结构已无法满足需求，必须向’2连接器’架构转型，通过取消背板PCB布线来降低插入损耗和回波损耗。
PAM6调制优势
在400G速率下，调制方式的选择至关重要。对比分析显示，PAM4在448G速率下需要224 GBd信号速率，奈奎斯特频率高达112GHz；而PAM6仅需180 GBd，频率降至90GHz，SNR损失仅3.7dB。Meta专家Halil Cirit强调’不能等待信道改进’，PAM6成为芯片到芯片信道的最佳选择。安费诺提供的实测数据证实，PAM6在芯片到模块信道同样表现优异，为400G商业化铺平道路。
CPC与Flyover创新
共封装铜缆(CPC)和飞越线缆技术成为解决高速互连的关键。CPC技术消除PCB扇出区域，直接连接芯片封装与线缆，显著降低插入损耗。飞越线缆替代传统PCB走线，损耗降低5-10倍。推荐架构为芯片→封装→CPC→内部线缆→连接器→外部线缆。这种设计不仅改善信号完整性，还解决’海岸线问题’，为400G大规模部署奠定基础。采用92欧姆端接和低寄生参数设计，确保高频信号传输质量。
PCIe 8.0升级路径
PCIe代际演进带来严峻挑战。PCIe 5.0插损预算为36dB@16GHz，6.0降至32dB@16GHz，7.0回升至36dB@32GHz，而8.0将达到36dB@64GHz。在32GHz以上，廉价PCB材料损耗从1.5dB/英寸增至1.7dB/英寸。结论明确：PCIe 7.0使用高端材料可实现但可能需Retimer；PCIe 8.0则必须采用有源器件，包括有源铜缆、重定时器或光互连。直接驱动ECN和特殊材料成为可选方案。
光互连革命
CPO(共封装光学)技术带来光互连突破。传统前板可插拔光模块方案功耗高达30W，成本极高；而CPO方案通过Host ASIC集成调制器，配合共享激光器源，功耗降至仅5W，成本大幅降低。关键挑战在于解决CPO供电问题和提升激光器功率分配效率，让单颗激光器支持更多CPO端口。这项技术将推动AI光互连在100米短距场景的大规模普及。
AI SSD散热挑战
AI SSD功耗增长超过50%，成为散热难题。PCIe带宽翻倍、ONFI带宽提升、高性能ASIC共同推高功耗。EDSFF连接器最高支持79瓦有效功率，超过此值需改造连接器。风冷方案仅能满足PCIe 6.0需求；单面冷板可支持PCIe 7.0；双面接触散热才能应对PCIe 8.0。SFF-TA-1006和SFF-TA-1008标准正在定义散热接口，液冷方案逐步普及。E2形态规格通过增加NAND颗粒数量，成为提升SSD标称容量最具成本效益的路径。
400G与PCIe 8.0不仅是技术升级，更是AI基础设施革命的核心驱动力。PAM6调制、CPC技术、CPO方案和液冷散热等创新突破，将重塑AI算力架构边界。面对功耗与性能的永恒博弈，这些技术演进如何影响你的系统架构规划？
