当前位置：

社区首页

电脑数码

电脑配件

CPU

AIGC文章详情

先进封装：突破芯片性能瓶颈的关键路径

源自157位全网作者

05-28 13:49

精选参考来源

PCIM Asia 2025观察：那些关于芯片内嵌PCB封装技术的前瞻故事

#华为韬定律是什么# 用大家都看得懂的方式解释一下，韬定律（τ定律）= 不硬挤“更小”，专攻“更快”。摩尔定律本质是空间缩微，也就是把元件做小、实现单位面积下塞更多晶体管（比如7nm→5nm→3nm）。相当于在房间里，家具越做越小、越塞越多。好处：算力涨、单价降。但到3nm之后不行了，逼近原子极限后，量子穿越效应下，漏电越来越严重，芯片越做越贵，收益越来越小，性价比暴跌。韬定律（τ），τ（读“韬”）= 信号在芯片里跑一趟的延迟时间。核心是不再死磕尺寸，转向架构优化。“让信号跑得更快、路径更短”。摩尔：房子盖更小、更密，塞更多人。韬定律：房子大小不变，修高架、拉直路、少红灯，车流（信号）更快。一句话区别摩尔定律：做小、做多、堆密度韬定律：做快、做短、降延迟华为不是否定摩尔，而是换条路继续提速，当摩尔定律失效后，探索半导体未来新的发展方向。当下，华为可以不靠最先进光刻机，靠逻辑折叠、3D堆叠、电路重排，把长路径“折短”，信号少绕路、少等待，下半年的麒麟9050可以实现不依赖EUV实现等效3nm的水平。但这不意味着华为否定EUV，等到国产EUV量产，时间效应和空间效应叠加，依然可以继续进化。很多人可能会问，这条路华为可以走，难道台积电不可以？其实是可以的，但需要时间，就像中国当然可以造光刻机，但需要时间。以及，这个路线探索，本质上是为全球半导体发展找到了新的方向，而这，也是韬定律更大的价值所在。

全部
来源

内容由AI生成

1. PCIM Asia 2025观察：那些关于芯片内嵌PCB封装技术的前瞻故事

2. #华为韬定律是什么# 用大家都看得懂的方式解释一下，韬定律（τ定律）= 不硬挤“更小”，专攻“更快”。摩尔定律本质是空间缩微，也就是把元件做小、实现单位面积下塞更多晶体管（比如7nm→5nm→3nm）。相当于在房间里，家具越做越小、越塞越多。好处：算力涨、单价降。但到3nm之后不行了，逼近原子极限后，量子穿越效应下，漏电越来越严重，芯片越做越贵，收益越来越小，性价比暴跌。韬定律（τ），τ（读“韬”）= 信号在芯片里跑一趟的延迟时间。核心是不再死磕尺寸，转向架构优化。“让信号跑得更快、路径更短”。摩尔：房子盖更小、更密，塞更多人。韬定律：房子大小不变，修高架、拉直路、少红灯，车流（信号）更快。一句话区别摩尔定律：做小、做多、堆密度韬定律：做快、做短、降延迟华为不是否定摩尔，而是换条路继续提速，当摩尔定律失效后，探索半导体未来新的发展方向。当下，华为可以不靠最先进光刻机，靠逻辑折叠、3D堆叠、电路重排，把长路径“折短”，信号少绕路、少等待，下半年的麒麟9050可以实现不依赖EUV实现等效3nm的水平。但这不意味着华为否定EUV，等到国产EUV量产，时间效应和空间效应叠加，依然可以继续进化。很多人可能会问，这条路华为可以走，难道台积电不可以？其实是可以的，但需要时间，就像中国当然可以造光刻机，但需要时间。以及，这个路线探索，本质上是为全球半导体发展找到了新的方向，而这，也是韬定律更大的价值所在。

3. #华为发表半导体韬定律# 先回顾下摩尔定律，由英特尔创始人之一戈登·摩尔于1965年提出的经验法则。当价格保持不变时，集成电路上可容纳的晶体管数目，约每隔18至24个月便会增加一倍，性能也将提升一倍。摩尔定律65年提出，实际到95年快走不动了。（当然持续30年已经是非常牛x了）。后来华人胡正明搞出了FinFET，用3d晶体管技术给摩尔定律续上了。但到今天已经又走不下去了，实际上今天的几纳米芯片早就是个文字游戏了，不再是一个物理概念。胡正明去年也提过：你知道摩尔定律肯定不会持续很长时间，但如果从技术继续改进和发展方面来看的话，它肯定会继续下去。我理解的华为的这个韬定律，就是胡正明这句话的一个明确性的提法：以系统性降低时间常数（韬τ）为目标（对应摩尔的晶体管数量）。当然提出来是一回事，真的能实现才叫牛x。华为这次提我觉得和其他不同的是，他已经有了经验法则和未来一段时间的技术思路了。只少应该是有信心在最近几年能让性能提升速度保持下去。在没有先进制程支持的情况下这可太难了。华为用过的最先进制程，还是6年前的麒麟9000，可现在用不如该制程的工艺做出的CPU，性能已经大幅超越了，可能就是他们的底气吧加油吧

4. 华为韬定律刷屏全网，放出中国芯片一个重大信号！ #华为韬定律 #华为 #芯片 #摩尔定律 #大有学问

5. 华为发表韬(τ)定律，实现晶体管密度与系统性能突破，是芯片制造领域另一个deepseek时刻吗？

6. 华为发表「韬（τ）定律」，半导体技术实现新突破，具有哪些重要意义？对中国半导体产业发展有什么影响？

7. 华为发表「韬（τ）定律」，半导体技术实现新突破，具有哪些重要意义？对中国半导体产业发展有什么影响？

8. #华为# 华为半导体领域新突破！提出“韬定律”以“时间缩微”打破摩尔定律瓶颈，逻辑折叠技术将芯片电路立体化。麒麟2026手机芯片2026年秋商用，晶体管密度提升53.5%，性能接近台积电4nm。此突破利好国产半导体产业链，标志中国从技术跟跑转向规则定义。#微博声浪计划##听见微博# 瘦子說的微博音频

9. CoWoS之后，下一代先进封装会是CoPoS？

10. 先进封装：一条不得不争夺的半导体赛道

11. 麒麟9040曝光！全新封装技术破解散热难题，国产芯片再攀高峰

12. 华为所说的“韬（τ）定律”究竟是什么

13. #华为半导体领域新突破# 摩尔定律可能快到头了！华为推出新路线——韬（τ）定律过去芯片靠“塞更多晶体管”升级（摩尔定律），现在这条路越走越窄。华为换了个思路：不硬怼线宽，而是压缩信号传输时间τ。简单说：摩尔拼“多”，韬拼“快”。打个比方：摩尔定律像把车道修窄、车挤车；韬定律像修高架+智能调度，系统效率直接起飞。关键这早已不是PPT——华为过去6年基于它量产了381款芯片，预计2031年性能看齐1.4nm制程。不依赖极限光刻机，另开一条新赛道！未来芯片还能继续狂奔，只是换了个跑法。你觉得韬定律能带国产半导体突围吗？#华为发表半导体韬定律# 袁国庆的微博视频

14. 华为的韬（τ）定律到底如何评价？昨天官宣这件事之后，华为麒麟芯片的未来技术迭代引起了广泛讨论，我从有点专业但不完全内行的角度想来谈谈这件事。昨天有不少人争论，韬定律和统治半导体行业几十年的摩尔定律到底是什么关系？韬定律是不是摩尔定律的附属或子集？其实看完网络的很多回答，我更愿意认为：摩尔定律是韬定律的子集，或者说摩尔定律是二维版的“狭义”韬定律。人类发展半导体技术至今，摩尔定律由于前瞻性提供了非常深刻的行业洞察，它不是一个客观公理，而是基于行业技术发展趋势给出的预测。由于晶体管性能需求不断提高，想要进一步增强性能表现，提高密度、增加单位面积晶体管数量成为了理所当然的设计思路。然而现实问题是，随着晶体管尺寸不断逼近物理极限，单靠这一路径提高性能变得更加困难，一方面是成本快速上涨，更少企业有能力平摊尺寸迭代的研发费用，另一方面晶体管尺寸不断缩小将带来不可避免的漏电和其他负面效应。而韬定律正是以期走出尺寸死循环的新方向：既然最终的目的是提高晶体管性能，那么就要从真正提升性能的参数本质入手，电路和器件中存在无数寄生参数导致的延迟和时序控制问题，既然是要提高信号之间的流通效率，而目前从2D转向2.5D甚至3D已经逐步成为趋势，不妨更加大胆一点，像虫洞一样让Logic部分从二维逐渐转向三维，从而大大降低走线延迟和各种寄生影响。当然这其中可能设计从EDA到架构设计再到工艺全流程的重新开发，特别是涉及散热等技术的同步突破（显然三维折叠的思路可能会让产热更加集中和复杂），但相比于死磕尺寸微缩而言，时间微缩无疑是真正的未来。说摩尔定律是二维版的“狭义”韬定律，是因为我觉得这两个定律的最终目的都是提升晶体管性能，而韬定律并没有完全排除摩尔定律的尺寸微缩（我们还可以看到，华为还在同步推进尺寸微缩提升晶体管密度的逐渐演进，但已经位于次要位置），而是将降低器件时间常数作为最终目标来优化芯片和电路，本质上讲，摩尔定律的尺寸微缩带来的也是韬定律所期望看到的结果。有句话说的好，提升芯片性能的本质，就是减少芯片完成任务的时间。摩尔定律只是通过尺寸来达成了这个目的，而韬定律则是从更宏观的角度概括了这个需求，成为指导思想。比如通过尺寸，或是通过布线设计、3D堆叠…它们的最终目标都是通过减少芯片时间来提升性能。但摩尔定律只看到了尺寸这一参数，没有从更宏观和开阔的角度去展开，当然在工艺高速发展的过去，它并没有任何问题，但新的行业难题已经需要有更领先的新的指导方向了。#华为已成立半导体相关公司# 华为 #华为发表半导体韬定律# #鸿蒙越用越香# #我的鸿蒙体验#

15. #华为韬定律是什么# 韬定律是指晶体管相互之间信号传输延误时间越小，整体通讯运转效率就越高，芯片实际逻辑运作密度也就越强。摩尔定律含义为同等单位空间当中，容纳的晶体管数量越多，硬件集成密度越大。传统硅芯片受制于固有材料物理上限，工艺制程压缩至3nm往下便会产生严重电子隧穿、漏电击穿问题，尺寸无法继续缩小。大白话就是，摩尔定律仅仅单纯考量一座城市房屋修建的密集程度；而韬定律除去房屋密度之外，更加看重城市住户彼此信息互通、内部往来的沟通效率。

16. #华为发表半导体韬定律##华为韬定律是什么#华为强大国家强大！华为“韬定律”以时间缩微替代几何缩微，用逻辑折叠与系统优化压缩信号时延，在先进制程受限下开辟“设计换性能”的新赛道，既是对摩尔定律极限的破局，更是中国半导体从跟随到定义规则的里程碑，为全球产业提供了换道超车的中国方案。游戏发仔的微博视频

17. 华为发布的韬定律是什么？它是如何完成对西方人主导的摩尔定律的一记绝杀的？摩尔定律，晶体管越来越多，性能越来越强，体积越来越小，现在逼近物理极限。韬定律，工程化思维，优化器件层、电路层、芯片层、系统层等，多层级协同优化突破摩尔定律极限。简单来说，摩尔定律只考虑二维空间堆晶体管，改进晶体管工艺，而韬定律不止堆晶体管，还把晶体管在三维空间叠起来，不止堆叠，还同步改进了光电信号的所有传播介质和路径。学过计算机原理这门课的同学应该都能想象的到这里面的难度和成本有多大，这也是其他半导体巨头不愿做也做不出来的原因，但是特喵的华为太强了，华为本来就是做通信出身，而且在芯片设计领域曾经做到行业领头羊，多学科多工种协同作战能力是无敌般的存在，所以华为卧薪尝胆，韬光养晦，忍辱负重把这件伟大的事业干成了！华为韬定律不是发布一项新技术这么简单，这回直接制定了半导体产业发展的全新标准，中国科技史上亘古未有！图二是我让豆包翻译的通俗版，大家可以看看，这次请所有人为华为点赞！华为是真NB！#华为发表半导体韬定律##华为韬定律是什么##热点解读#

18. 华为“韬定律”掀翻西方规则？

19. #微博声浪计划##听见微博# 中国芯片走出不同于西方的路：华为“韬定律”用逻辑折叠技术绕开EUV限制，成熟制程实现高端性能；产业链协同下，存储、AI芯片自给率提升，RISC-V打破架构垄断；虽存散热、材料等瓶颈，但自主创新已获国际认可，正构建完整产业生态。#华为韬定律是什么##专家谈华为韬定律影响# 牛丸科技的微博音频

20. #华为芯片##中国芯片走出不同于西方的路#芯片行业，可能正在进入“后摩尔时代” 过去几十年，全球芯片行业一直遵循一个逻辑：晶体管越小，芯片越强。这就是“摩尔定律”。但问题是，现在芯片已经做到2nm、1nm附近，继续缩小，已经接近原子级极限。于是，华为最近提出了一个新的概念： “韬（τ）定律”。核心思想非常有意思：未来芯片竞争，不再只是“空间竞争”，而是“时间竞争”。过去拼的是：谁能塞进更多晶体管。未来拼的是：谁能让数据流动得更快。因为AI时代真正的瓶颈，已经越来越不是“算力不够”，而是： * 数据传输太慢 * 集群同步延迟 * 显存带宽瓶颈 * GPU通信堵塞很多时候，GPU其实还没满负荷，但数据已经堵在路上了。所以未来芯片行业最重要的指标，可能不再只是“nm（纳米）”，而是： “ns（纳秒）”。也就是系统时延。这意味着：未来真正决定芯片强弱的，可能是架构、互连、调度、封装、软件协同。全球芯片行业，可能真的开始从“晶体管时代”，进入“系统时间时代”了。#ai创造营#

21. #华为高管回应半导体领域新突破#华为提出“韬定律”，以“时间缩微”替代“几何缩微”，通过逻辑折叠等技术提升芯片性能，已量产381款芯片。这是应对摩尔定律放缓的积极探索，展现了工程创新实力。但该路径的产业普适性、长期竞争力仍需时间验证，宜保持谨慎乐观。

22. 华为「韬定律」或将改变全球半导体生态，请问「韬」是对摩尔定律的超越么，其对AI经济有何影响？

23. 2026 CES先进封装暗战：115万片晶圆定格局，台积电CoWoS成算力胜负手2026年CES展的科技聚光灯下，AI芯片的算力比拼硝烟弥漫。英伟达CEO黄仁勋一句“90%的ASIC项目会失败”，看似是对芯片架构路线的预判，实则揭开了这场较量的核心密码——先进封装，尤其是台积电CoWoS产能的分配权，早已成为决定2026年算力版图的“终极弹药库”。从产能博弈到技术多元演进，先进封装正以“后摩尔时代引擎”的姿态，重构半导体产业格局。 2026 CES先进封装暗战：115万片晶圆定格局，台积电CoWoS成算力胜负手

24. 台积电封装垄断格局悄然松动：SK海力士联手英特尔测试EMIB技术，AI芯片供应链或迎重大变局

25. 安森美推出新型散热封装技术，提升高功耗应用能效

26. #华为半导体领域新突破# 这个话题我试着用一个比喻来跟大家聊聊：传统摩尔定律就像在“2D修路”：为了让城市交通更顺畅，需要不断把每条车道修得更窄（对应晶体管尺寸缩小），这样同样宽度的马路上就能画出更多车道（对应单位面积晶体管数量增加）。但车道不能无限窄，窄到比汽车还小就彻底走不通了——这就是全球半导体行业现在遇到的物理极限。华为的韬（τ）定律则是 "立体交通法"，即3D：华为不再把车道修得更窄，而是在同样的土地上修高架桥、地下隧道、地铁（对应逻辑折叠技术，把平面电路变成立体电路），同时用智能红绿灯系统优化车流（对应优化信号传输路径）。这样一来，虽然每条车道的宽度没变（晶体管尺寸没变），但整个城市的交通通行能力（芯片性能）却大幅提升了。而且这条路没有物理极限的天花板，理论上可以无限向上向下拓展空间。一句话总结：别人还在拼命把车道画得更窄，华为直接在上面架了一座立交桥。#华为发表半导体韬定律##华为麒麟2026手机芯片今秋面世#

27. #华为芯片#近几年半导体行业的史诗级大事件，无疑是华为「韬（τ）定律」。我也看了不少网友们的讨论，有一些观点不敢苟同，其中有一种说法是：韬定律的出现，意味着华为放弃攻坚先进制程？其实在我看来，韬定律与摩尔定律更像是“道”与“术”的关系，二者并非绝对对立。过去几十年，芯片升级一直遵循摩尔定律：通过迭代工艺制程，把晶体管做得更小，在有限面积里塞进更多晶体管，以此提升性能。但这条路早已撞上物理天花板——当晶体管缩小到原子级别，电子会出现量子隧穿、穿墙漏电，电路彻底失控，这就是摩尔定律的极限。用一个很形象的比喻：把芯片内部密密麻麻的晶体管，想象成一座微型城市。摩尔定律是不断把楼房缩小、拼命挤在一起，最后留给“道路”的空间越来越窄，信号通行效率不升反降，最终彻底拥堵。而华为韬定律，跳出了摩尔定律的几何缩微思路，转向逻辑折叠：把原本平铺的二维芯片做成立体多层结构，把需要高频交互的电路垂直堆叠，让信号走垂直通道，大幅缩短传输距离、降低延迟。相当于城市整体规模不变，直接修建立体高架桥与垂直隧道，信息通行效率实现质的飞跃。落到现实产业中，韬定律最大的意义，是缓解了对EUV光刻机的极端依赖：不用死磕3nm、2nm这类先进制程，依托成熟的7nm、14nm工艺，仅靠架构优化就能实现对标3nm甚至1.4nm的性能，并且具备长期迭代的可持续性。但这绝不等于网传的“华为放弃先进制程研发”。只是在摩尔定律已经走到瓶颈的当下，韬定律能让芯片进化实现事半功倍的效果，为整个半导体行业提供了一条更长期发展的路径。

28. #华为发表半导体韬定律##华为韬定律是什么#摩尔定律依赖“几何缩微”，每2年晶体管密度翻倍，但已遭遇三重瓶颈：物理极限（3nm仅十几个原子宽，量子隧穿致漏电）、成本极限（3nm产线超200亿美元，单晶圆逾1.5万美元）、收益递减（性能提升不足10%，成本涨超30%）。华为2026年提出的韬定律转向“时间缩微”，通过逻辑折叠与3D堆叠缩短信号延迟，从器件到系统全栈优化。在14nm/7nm成熟制程下，可实现晶体管密度提高55%、能效提高41%、主频涨13%；预计2031年等效密度达1.4nm水平且无需EUV，设计成本降低60%。一言以蔽之，摩尔定律靠缩小零件，已近物理与成本天花板；韬定律靠优化布局，无明确极限，为芯片发展开辟新路径。#华为韬定律# 孙大诚的微博视频

29. #华为发表半导体韬定律# 这才是真正硬核与改变世界的核心技术：以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平，这已经接近纳米制程的物理极限了 #华为半导体领域新突破##华为发表半导体演进新路径#

30. 半导体“韬定律”官宣！华为正式发布「韬（τ）定律」，中国半导体首次提出产业发展新原则！✅ 告别传统“几何缩微”，用“时间缩微+逻辑折叠”打破摩尔定律瓶颈✅ 过去6年已量产381款芯片，今年秋季麒麟2026手机芯片将首次完整搭载✅ 预计2031年，等效晶体管密度对标1.4nm制程国产半导体的破局之路，终于来了！#华为麒麟2026手机芯片今秋面世##华为逻辑折叠技术##华为半导体领域新突破#

31. 华为发表「韬（τ）定律」，半导体技术实现新突破，具有哪些重要意义？对中国半导体产业发展有什么影响？

32. 长电科技：先进封装龙头长期成长逻辑与核心价值研判一、核心研判结论长电科技作为国内封测绝对龙头，正处于周期底部反转+产业技术迭代+成长属性重构的关键拐点。公司依托先进封装高景气赛道、全球领先的技术产能与优质客户壁垒，中长期成长逻辑扎实、增量路径清晰。二、中长期成长核心逻辑（一）产业格局迭代，先进封装开启黄金周期后摩尔时代下，芯片性能提升不再依赖制程微缩，而是依靠Chiplet、2.5D/3D堆叠、HBM异构集成实现突破。先进封装从产业配套环节升级为半导体核心价值环节，毛利率、技术壁垒、市场空间全面超越传统封测。叠加AI算力、高端存储、汽车电子持续爆发，全球先进封装行业进入25%以上增速的长景气周期。同时国内半导体自主可控进程加速，封测作为国内唯一达到全球第一梯队的环节，龙头集中度持续提升。（二）龙头壁垒深厚，核心竞争力难以复制1. 全球行业地位领先：国内封测第一、全球第三，规模壁垒与行业话语权稳固，充分受益行业集中度提升。2. 高端技术国内独一档：掌握HBM3E、XDFOI多维异构集成、硅光CPO等核心工艺，良率对标国际巨头，是国内唯一实现高端先进封装大规模量产企业。3. 全球顶级客户绑定：深度覆盖英伟达、AMD、SK海力士、华为、车规头部企业，订单能见度高，业绩基本盘极其扎实。4. 前瞻产能锁定增量：百亿级资本开支持续落地，产能全部投向高毛利先进封装与车规级产线，提前锁定未来三年业绩增长。（三）多赛道共振，成长持续迭代1. AI先进封装（核心主升浪）：高毛利核心资产，业务占比持续抬升，带动公司整体盈利中枢上移，完成从周期到成长的转型。2. HBM存储封装（高弹性增量）：存储行业周期反转叠加AI高带宽需求爆发，业务增速显著，提供极强业绩弹性。3. 车规半导体封装：汽车智能化持续渗透，车规高端封装产能放量，平滑半导体行业周期波动，筑牢长期稳健底盘。三、企业中长期核心价值解析（一）业绩价值：公司业务结构不断优化，高毛利先进业务占比稳步提升。未来三年在产能释放、结构升级、赛道高景气三重驱动下，净利润有望持续稳步扩容，业绩成长确定性高、持续性强。（二）估值价值：公司传统周期属性逐步弱化，科技成长属性持续强化。行业赛道升级叠加盈利能力改善，公司将彻底摆脱传统封测低估值区间，进入业绩增长+估值修复的双击阶段。（三）产业价值：半导体战略资产长电科技是国内先进封装领域最具全球竞争力的硬核资产，承担高端芯片封装自主可控任务，补齐国内半导体产业链关键短板，属于政策扶持、产业刚需的核心龙头企业。四、中长期风险因素公司为重资产扩张模式，持续资本开支带来阶段性折旧与现金流压力；海外营收占比较高，存在地缘政策扰动风险；行业扩产加剧中长期竞争，短期高位估值易引发资金震荡。以上风险仅影响短期波动，不破坏长期成长主线。五、最终综合研判短期：情绪分歧主导，行情震荡中期：产能释放+业绩稳步抬升。长期：受益先进封装时代红利，完成从周期封测企业向全球高端半导体解决方案龙头的蜕变。整体来看，长电科技赛道顶级、壁垒深厚、增量明确、价值重估空间大，是半导体先进封装赛道最优长期配置标的之一。风险提示！本文根据市场信息整理复盘，不构成任何投资建议。

33. #苹果M5Pro和Max或为同款芯片# 最新爆料显示，苹果 M5 Pro 与 M5 Max 并非两款独立芯片，而是采用全新 2.5D 封装技术的同一款芯片，可灵活拆分 CPU、GPU 核心，配置选配更自由。该设计能有效节省成本、提升良品率，仅顶配 GPU 与内存需选择 M5 Max 版本消息称苹果 M5 Pro 和 M5 Max 为同一款芯片不同版本，采用全新 2.5D 封装工艺

34. 台积电新“黄金周期”来了？高盛：先进封装成第二增长引擎，60%毛利率或是“新常态”

35. PCIM Asic2025前瞻技术洞察：5大嵌埋封装技术流派纵览

36. 精读华为“韬（τ）定律”论文：逻辑折叠、AI提速与投资转向｜甲子光年

37. #华为发表半导体演进新路径#何庭波带来「韬（τ）定律」，这是要打破摩尔定律的节奏？时间微缩替代几何微缩，不同于空间逻辑，提升的是类似于效率、降低延迟？逻辑堆叠不是之前那个所谓芯片堆叠的意思，而是内部信号传输的一种技术，反正就是之前狂塞晶体管，把晶体管做小，华为的技术是大幅提升信号传输效率，从而在没有光刻机的前提下，在7nm或者说5nm芯片上带来与先进芯片一样的性能。预计2031年，按照该定律，晶体管密度达到1.4纳米水平。新麒麟处理器秋季发布，综合性能大幅提升，久违的麒麟发布会要回来了吗？华为Mate90系列首发？#华为半导体领域新突破#总之就是很牛掰，换个思路解决问题。 #华为芯片#

38. #华为发表半导体演进新定律##中国芯片为全球合作开辟新路径# 2026年，全球AI竞争正从“大模型参数竞赛”转向“算力基础设施竞赛”。包括Anthropic、Google Cloud、xAI等企业，开始围绕数据中心、AI芯片和电力资源展开长期合作。业内分析认为，未来AI公司的核心竞争力，不只是模型效果，还包括谁能长期稳定获得低成本算力。与此同时，越来越多科技公司尝试自研AI芯片，以减少对NVIDIA GPU的依赖。业内预测，AI行业未来十年的重点将是“每瓦性能提升”，即更低能耗下提供更强AI推理能力。华为正式发表命名为“韬（τ）定律”的半导体研制新定律，并表示预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

39. “韬定律”引爆！芯片股，批量涨停！万亿巨头，一度“20cm”封板！

40. 功率芯片PCB嵌入式封装技术 · 从晶圆到系统级应用的全路径解析

41. 依托庞大的国内市场，国产芯片设备快速崛起，产业链日益完善

42. 华为这个韬定律（时间缩微替代几何缩微）什么意思？我给你白话简述下：之前芯片制程都是尽量缩小晶体管尺寸，单位面积容纳下更多晶体管增加运算能力，但物理有极限，快缩不下去了。这叫几何缩微。时间缩微是在现有芯片纳米制程基础上，大幅度提升信号速度、降低延迟，达到甚至超越更小制程芯片，比如可以用5纳米做出1.4纳米能力等等，降低时间常数韬也被称为韬定律。缩短信号路径是最有效办法，这对于设计能力是魔鬼级考验，但也是绕开极小制程光刻机限制的最有效办法。甚至可以达到更好运算效率。#华为半导体领域新突破#

43. 华为提出的“韬定律”准备在半导体行业中去代替“摩尔定律”，大概意思就是从“几何缩微”切换为“时间缩微”，不搞先进制程，靠先进封装把落后制程优化到等效1.4nm的水平…换句更直白的表达：如果最终能实现，理论上我们可以不需要先进制程（台积电），甚至不需要光刻机…？#华为芯片#

44. #华为韬定律# 华为发表半导体演进新路径，提出了“韬定律”，从几何缩微转向时间缩微，通过逻辑折叠技术提升芯片性能，目前已量产381款芯片，麒麟2026将商用，受此影响A股半导体板块上涨，也为产业破局提供方向。#基于韬定律华为有了加速度# 值言说的微博音频

45. 华为韬(τ)定律还会利好内存，光模块？铜互连到物理极限，华为用光互连补上高带宽缺口，算力组网全面换光方案，可能导致高速光模块、光芯片量价齐升光互连打通了芯片之间的通路，内存变成新的性能瓶颈，叠加行业战略地位提升，这有可能进一步促使HBM成为AI算力必备硬件近封装光引擎 + HBM高密度封装，技术路线深度协同，可共同构成下一代AI算力硬件的核心组合。照此，光模块（800G/1.6T/3.2T）、光芯片、先进封装、HBM内存四大板块又将迎来结构性增长机会，铜缆高速电互连行业长期萎缩。所以，接下来华为要在芯片产业链加大投入促进技术落地推广了？#华为已成立半导体相关公司#

46. 鲲鹏960的频率预计可以提升到4.0G，这对于服务器CPU来说是很充裕了，服务器没有消费级那么吃单核频率。而且这里也很明确了Logic Folding 在物理上等于超小尺寸Wafer-to-Wafer的Hybrid Bonding，目前最精细和激进的混合键合3D封装了。42层金属层也是常规2D单层芯片的两倍（Intel 3 我记得标准就是18-24层，默认21层）至于示意图上的最下面那层，其实是比较传统的Uncore层，没上混合键合的2.75D封装。

47. 台积电在嘉义设2座CoWos先进封装厂，此前该厂区发生多安全事件导致停工，但仅有部分工区停工，对进度影响不大。据透露，目前二厂已装机测试，预计明年投入量产，一厂预计明年装机，后年投入量产，据了解，未来还将扩厂设约6座3D先进封装厂。

48. 一文读懂全球十大功率封装技术方案：TPAK, ZPAK, eMPack, PM6, 埋嵌, 混碳, HPD, DCM, 分立

49. 面向AI芯片VPD(垂直供电)封装技术方案的全景解析: 拓扑、互连、磁件、电容、FET与控制系统的选择

50. T2PAK封装应用笔记：器件贴装

51. 华为半导体总裁何庭波全英文讲解韬定律破解摩尔定律困局，2026年5月25日，华为在上海正式抛出的“韬（τ）定律”，彻底点燃了科技圈对国产半导体突围路径的全新讨论，这标志着中国芯片产业正式告别了单纯依赖“几何缩微”的传统死胡同，转向了一条以架构创新换取系统性能的全新赛道。#华为韬定律##我的鸿蒙体验# 郭丶静的微博视频

52. APEC2026前瞻洞察：功率芯片与半导体封装

53. 中国对EUV光刻机布局早于西方预期，光刻机的进展可能超乎预期

54. 华为芯片领域重大突破，谁可能受益？华为提出的韬(τ)定律=时间缩微+逻辑折叠+3D堆叠，绕开了EUV/纳米制程瓶颈，成熟制程（28/14nm）靠架构达到1.4nm等效密度这是中国首次定义半导体演进规则，全产业链国产替代加速、壁垒抬升、或将为华为半导体产业链甚至全球合作企业带来技术与地位的提升其中受益最大的公司及逻辑如下：1长电科技，先进封装绝对龙头，XDFOI、3D堆叠、Chiplet、逻辑折叠唯一量产能力；全球第三、国内第一，华为麒麟唯一核心封测商。国内唯一能量产逻辑折叠/3D堆叠高端芯片的封测厂，无直接竞品。麒麟芯片（2026秋）唯一封测供应商；381款华为芯片主力封测。逻辑折叠=3D堆叠=长电主场；韬定律落地完全依赖长电。2. 华大九天，EDA全流程垄断（卡脖子）国内唯一全流程EDA（电路/版图/验证）；逻辑折叠需要全新立体/双层版图，EDA不可替代。国产EDA市占90%+，华为唯一国产EDA供应商；全球仅Synopsys/Cadence/华大九天三家全流程。韬定律芯片设计唯一国产工具；381款芯片+新麒麟全用华大九天。3. 中芯国际，成熟制程代工核心N+1/N+2（类7nm）成熟制程；逻辑折叠不需要EUV，中芯产能完全匹配。大陆唯一能量产华为高端芯片的晶圆厂；28/14nm产能最大。华为381款芯片+新麒麟唯一代工厂。4. 通富微电，先进封装第二2.5D/3D异构封装、Chiplet；华为二供，逻辑折叠备用产能。国内第二大先进封装，AMD+华为双核心客户，麒麟订单放量5. 回天新材，先进封装材料（国产替代）底部填充胶(Underfill)、3D封装胶；打破日本垄断，华为唯一国产胶供应商。国内唯一3D封装全系列胶粘剂；麒麟芯片底部填充胶唯一供应商。6. 芯原股份，IP核（逻辑折叠核心）高密度逻辑IP、短时序优化、可重构IP；适配逻辑折叠并行架构。国内最大半导体IP供应商，华为海思核心IP伙伴。#华为半导体领域新突破##华为高管回应半导体领域新突破##华为逻辑折叠技术#

55. 全球十大主流车规级功率封装全景解析：HPD, DCM, TPAK, ZPAK, eMPack, PM6, 埋嵌, 混碳, 分立

56. #华为韬定律芯片已达业界3nm水平#华为郑俊：Mate 90将使用韬（τ）定律芯片，已达到业界的3nm水平。应该还是根据等效晶体管密度得出的结论，Kirin 2026是238MTr/mm²，参考台积电N3E是220MTr/mm²左右。#华为Mate90将使用韬定律芯片#

57. 为了简单说明逻辑折叠与传统2.5D/3D封装的差异，廖恒打了一个“电梯”的比方。他把逻辑折叠上下两层die之间的连接，形容成两座城市之间的电梯系统。在当前主流2.5D/3D封装技术中，两层die之间通常只有几万到几十万个连接，类似于“两座城市之间只有几万部电梯”。但在麒麟2026的逻辑折叠设计中，相当于两座城市之间，拥有了500万到1000万部真正运送信息的电梯。

58. 三电平功率芯片封装技术全景解析：三种拓扑、全桥/半桥/嵌埋封装、主驱系统方案与工程应用

59. DeepSeek V4重磅上线！首发华为芯片，国产算力股起飞

60. 先进封装，引爆半导体

61. 终于有人把先进封装讲明白了

62. 四大IC应用领域本土先进封装厂盘点

63. 先进封装是什么意思？

64. 先进封装，大战再起

65. 先进封装｜9成AI加速器，都离不开先进封装技术

66. 先进封装成算力竞争关键，国产替代空间广阔，6 只 A 股先进封装龙头

67. 国产先进封装，持续增长

68. 先进封装，走到十字路口

69. 从做芯片到连芯片

70. 摩尔定律黄昏已至！先进封装+Chiplet，重新定义芯片未来

71. 华为用“乐高”芯片弯道超车？摩尔定律失效后，半导体的终极答案竟是Chiplet！

72. 从CoWoS到Chiplet再到3D封装

73. Chiplet封装全景解析

74. AI芯片新范式

75. 先进封装集成技术全解析

76. AI算力爆发背后

77. 当摩尔定律放缓，封装变成了芯片战争的新战场

78. 高盛

79. 盛合晶微

80. 金刚石在2.5D先进封装散热中的应用

81. 系统级异构2.5D封装的热特性分析与优化

82. 先进封装科普（26.5.11）

83. 2D、2.5D与3D封装技术的区别与应用

84. 刚刚整理！先进封装技术及企业汇总！

85. 先进封装大爆发！逻辑、环节与散户实战要点全拆解

86. 3D封装技术挑战

87. Intel团队

88. 异构集成与混合键合

89. 九年前的预言

90. 摩尔定律的尽头，不是终点 —— 异构3D集成电路的未来，正由EDA重新书写

91. 封装为王的时代，异构集成的三种主流路径

92. 从CoWoS到3D堆叠

93. imec后摩时代纲领性40页路线图PPT！阐明未来5-10年先进封装全球发展路径

94. 解决人工智能半导体生态系统中的最大瓶颈

95. 先进封装全面爆发，国产芯片绕路超车迎来丰收

96. 先进封装成国产弯道超车关键

97. 光刻机+先进封装，值得长期持有的国产替代核心标的

98. 【行业动态】国产先进封装，持续增长

99. 国产先进封装

100. 先进封装成博弈核心，6 家国产龙头手握技术，领跑国产替代！

101. 先进封装，有新进展的10家公司

102. 国产进阶

103. Chiplet/HBM行情走强，国产先进封装产业链清单

104. 中信证券

105. 先进封装与测试技术

106. 先进封装工艺研究

107. 先进封装技术的发展趋势是怎样的,先进封装的重要设备有哪些?

108. 摩尔定律放缓，【先进封装+Chiplet】最受益的8家公司

109. 270亿龙头引爆拐点！先进封装10强出炉，国产替代迎爆发

110. 先进封装有望爆发，核心受益的4个方向（附列表）

111. 半导体先进封装之“2.5D/3D封装技术”的详解；

112. 先进封装已经从封装业中杀出一条血路，3D封装一马当先，敢为人先

113. 绕开台积电，海力士与英特尔进行联合研发2.5D封装技术

114. 2.5D封装，成为香饽饽

115. 先进封装核心AI梳理

116. 先进封装测试/设备，值得关注的4家公司

117. 五种封装形态：2D/2.5D/3D/3.5D/4D

118. 先进封装，最核心的6家公司

119. 先进封装涨价！这家低位的国产先进封装设备黑马，迎高光时刻

120. 涨知识 | 什么是Chiplet（芯粒）技术？

121. 【芯球派】产学研共话异构集成新未来——"AI大时代系列沙龙·异构集成新起点2026"成功举办！

122. 第 2 期：Chiplet与先进封装的魔法！

123. 先进封装，最核心的15家公司

124. 封装工程的五层技术阶梯

125. 系统级封装——SiP（System in Package）

126. 先进封装概念，最具增长的潜力的5大公司梳理

127. L频段异构集成射频收发前端设计与实现

128. 国内SiP模块龙头环旭电子

129. 异构集成技术的发展与挑战

130. 集成电路封装2D、2.5D、3D的区别与联系

131. 系统级异构2.5-D封装的热特性分析与优化

132. 芯片的“最后一公里”：先进封装到底是什么？产业链拆解

133. 3D封装～芯片封装的“平层”和“高楼”～day12

134. 先进封装工艺介绍--3D封装（三维集成电路封装技术）

135. 芯片封装用到的微纳加工（完整体系+工艺+尺寸+应用）先进封装（2.5D/3D/Chiplet/WLP/FOWLP）全面采用晶圆级微纳加工

136. 2.5D封装的下一步

137. 光电互联（6）2.5D封装

138. 技术博客 I 系统级封装（SiP）的关键器件

139. 先进封装技术及企业，汇总！

140. 英特尔公司，Nature Reviews Electrical Engineering！

141. 异构集成与车规级3D封装的深度融合重构

142. 先进封装行业深度：发展趋势、竞争格局、市场空间、产业链及相关公司深度梳理-慧博智能投研

143. 基于三维堆叠SiP技术的宽带接收模块设计

144. 深入解读先进封装工艺技术

145. 先进封装技术探秘：2.5D与3D封装技术演进

146. 芯片极限已到3D堆叠破局性能再上台阶

147. 晶圆级封装 3D封装设备技术

148. 联发科-Chiplet集成的多物理场挑战与创新设计

149. 面向人工智能应用的异质集成技术

150. AI芯片：先进封装相关联公司

151. Chiplet带来的三大技术趋势

152. SK海力士联手英特尔推进2.5D封装技术

153. 微波3D-SiP模组的关键工艺方法研究

154. 先进封装技术

155. 国内首个8英寸异质异构三维集成平台正式对外开放！

156. 先进封装概念，核心公司（最新梳理）

157. 直播预告｜从IP芯生态到Chiplet新纪元：互联技术重构算力未来

扫一下，分享更方便，购买更轻松

0评论

当前文章无评论，是时候发表评论了

提示信息

取消

确认

评论举报

垃圾广告！低俗色情！人身攻击！疑似水军评论！其他有害！