英特尔将放弃大小核，重新设计单一架构？

近期迹象表明，英特尔可能正在酝酿一场重大的架构变革，即放弃现有的性能核与能效核（P/E大小核）异构设计，转向单一微架构的“统一核心”。这一转变旨在解决当前架构面临的面积效率与验证复杂度问题，以应对先进制程下晶体管成本飙升的挑战，此举或将重塑其未来几代CPU的产品策略和性能表现。

智能速览

• 英特尔内部正探索“统一核心”，计划放弃大小核异构设计。

• 当前大小核架构的调度复杂性与面积效率问题亟待解决。

• 统一架构能简化设计验证，提升单位面积性能（PPA）。

• 这项变革可能意味着英特尔将调整依赖E核堆核心的策略。

• 新架构或于2028年后出现，目前仍处于早期预研阶段。

精华内容

从P核与E核协同作战，到回归单一微架构，英特尔的这一潜在转向背后，是技术路线与市场现实的深度博弈。它试图解决的，正是异构计算带来的甜蜜烦恼。

变革的动因

现有的P核（性能核）与E核（能效核）异构设计，其初衷在于实现功耗分层，通过不同核心处理不同负载，以在固定功耗预算内最大化多线程吞吐量。这种设计在过去几代产品中确实帮助英特尔提升了能效表现。

然而，这种架构的代价也逐渐显现。首先，线程调度高度依赖操作系统，算法复杂且分配不均可能导致性能损失。其次，两种不同微架构共享缓存和互联资源，会产生额外的时序延迟，并显著增加设计验证的复杂度与成本。尤其是在先进制程节点，晶体管成本持续攀升，面积利用效率成为关键指标，异构架构在版图布局上的不规律性造成了结构性损耗。

统一的解法

所谓“统一核心”，即回归到单一微架构体系。这种思路的核心优势在于提升面积效率和简化验证流程。单一微架构可以在芯片版图上形成更规整、更紧凑的阵列结构，减少因逻辑分叉带来的设计开销，从而在单位面积内容纳更多计算单元，即提升PPA（性能、功耗、面积）指标。

此外，所有核心共享同一前端和执行资源，使得功耗曲线更容易建模，频率和电压的调校策略也更为集中和高效。这不仅简化了CPU自身的验证过程，也为系统级的功耗管理提供了更清晰的路径。

行业镜鉴

这种思路在移动SoC领域已有成功案例。联发科的天玑9300处理器就采用了全大核布局，通过频率和调度策略来区分负载轻重，而非依赖两种截然不同的微架构。AMD的Zen5与Zen5c架构也在尝试缩小核心间的差异，向同构化靠拢。

对英特尔而言，若放弃P/E结构，将是对过去数代产品策略的重大调整。当前，E核心承担了扩展核心数量、提升多线程性能的关键角色。转向统一核心后，核心数量的扩展将直接受限于芯片面积和功耗墙，而非简单堆砌小核。这可能会改变其桌面与移动平台的产品布局和性能定位，收益是更一致的单核性能和简化的调度，代价则是功耗与面积压力的集中。

未来展望

关于这一战略的落地时间表，外界普遍猜测可能在2028年之后的Titan Lake架构上首次实现。当前的招聘信息指向的是架构预研阶段，距离真正流片和量产还有很长的路。

统一核心计划能否最终进入量产，仍取决于多个不确定因素，包括未来制程技术的进展、功耗控制技术的突破，以及市场对核心数量的真实需求变化。这既是英特尔应对技术挑战的积极探索，也充满了对未来市场判断的博弈。

英特尔的“统一核心”计划，是面对制程成本和架构复杂性的双重压力下，对未来路线的一次重要探索。它能否成功，不仅将决定英特尔自身的竞争力，也可能为整个CPU行业的发展方向提供新的参考。这场架构回归，会是正确答案吗？

关键评论

• 有网友猜测，此举或许是扶正能效核，而非简单回归大核。

• 也有人认为可能性不大，大小核架构已成熟，纯大核或仅限于服务器领域。

• 部分用户担忧，砍掉专为省电设计的能效核后，处理器的整体能效表现会否下降。