在面临智能手机市场成本与出货压力的背景下，芯片技术再次成为华为在高端终端市场争夺技术主动权的关键。在上海练秋湖研发中心举行的麒麟芯片技术交流会上，华为时隔六年再次系统性地对外沟通麒麟芯片的技术进展，并公开透露了下一代麒麟芯片的研发动态。
根据华为半导体业务无线终端芯片产品管理部部长徐松余介绍，2027年麒麟芯片目前已经进入测试阶段，且截至目前的测试结果均符合预期。这款芯片的就绪，标志着华为依托“逻辑折叠”技术路线能够实现未来长达十年的可持续演进。在工艺细节方面，华为计划在2027年将现有的混合键合间距从1.5微米进一步缩小至1微米，并探索更多层的逻辑折叠与更高速的通道建设。
与下一代芯片进展同步公布的，还有麒麟芯片回归市场后的阶段性成果。华为披露，自2023年8月麒麟芯片重新应用于手机产品以来，搭载麒麟芯片的终端产品累计发货量已超过1亿部，表明该芯片路线已经从初步回归走向规模化应用阶段。
下一代麒麟芯片能够实现持续迭代，核心支撑在于华为提出的底层设计理念——“韬定律”。面对传统半导体依赖缩小晶体管尺寸的“几何缩微”路径逐渐接近物理与经济极限的难题，华为提出了以“时间缩微”替代“几何缩微”的思路。该理论的核心是通过“逻辑折叠”技术，将平面排布的逻辑电路改为三维分层布局，并利用高密度垂直互联缩短信号传输路径。这种设计不仅减少了数据搬运过程中的延迟和功耗，也在不完全依赖极限制程的前提下大幅提升了晶体管密度。
作为这套新架构的首次量产落地，已经面世的麒麟9050系列为下一代芯片奠定了工程实践基础。该芯片将多颗裸片作为一个完整芯片进行三维协同设计，主计算 Die 与存储 Die 之间实现了高带宽垂直互联。官方公布的数据显示，麒麟9050系列晶体管密度较上一代提升了53.5%，达到每平方毫米约2.38亿个；麒麟9050 Pro的大核 CPU 能效提升了 41%，GPU 性能提升 40%，NPU 算力提升 140%，并首次实现了30B参数大模型在端侧的部署运行。
虽然下一代芯片的测试进展顺利，但华为方面也客观指出，逻辑折叠技术的未来演进仍面临众多行业共性挑战，包括设计工具链的完善、跨层互联开销优化、多层堆叠下的散热与能耗控制以及量产良率提升等。华为表示，任何新技术的探索都需要从局部逐步推向全规模，未来的演进将根据不同终端产品的实际需求来定义芯片架构，并依赖整个半导体产业链与学术界的开放合作共同推进行展。
