当摩尔定律逼近物理极限，芯片竞争正从‘做得更小’转向‘拼得更好’。XT:260并非EUV的补充，而是ASML首次系统性切入先进封装领域的战略级设备，直击chiplet时代对高精度、大视场、多材料兼容光刻工艺的核心需求。
智能速览
XT:260是ASML首款专为先进封装设计的DUV光刻机，定位后端工艺‘敲门砖’
曝光视场达2×标准尺寸，支持硅中介层、玻璃基板、聚合物等多元封装材料
双工作台设计实现270片/小时吞吐量，较传统设备提升约4倍
采用365nm i-line光源，在分辨率（CDU 0.35μm）、成本（4000–6000万美元）与稳定性间取得平衡
适配2.5D/3D集成与chiplet架构，对位精度达亚微米级，支撑铜柱微凸点与RDL精密互联
全球先进封装光刻设备市场预计2032年超52亿美元，年复合增长率7.5%以上
精华内容
芯片制造的重心正在悄然转移——从前道晶圆制造的‘单点突破’，走向前后道协同的‘系统集成’。XT:260的出现，标志着光刻技术不再只为晶体管雕刻，也开始为芯粒之间的连接精准赋形。
不是替代，而是补位
XT:260并非对标EXE:5200B等高NA EUV设备，二者分工明确：EUV负责2nm以下逻辑节点的前道制造，XT:260则专攻后道先进封装。其核心价值在于填补行业空白——此前封装环节长期依赖通用或改良型光刻设备，缺乏针对chiplet堆叠、异质集成等新结构优化的专用平台。ASML将XT:260定义为‘封装光刻的原生设备’，而非晶圆光刻的降级版本。
大视场+高吞吐
XT:260采用2倍标准图像视场（2× image field），可一次性曝光更大尺寸封装基板，满足2.5D Interposer和3D TSV等复杂结构对图案覆盖范围的要求。配合双工作台架构，实测吞吐量达270片/小时，较现有主流封装光刻设备提升约4倍。在台积电CoWoS和英特尔Foveros产线扩产背景下，该效率直接缩短封装周期，提升良率爬坡速度。
精度与兼容并重
设备对准精度达亚微米级（<0.5μm），确保铜柱微凸点（Copper Pillar）、再分布层（RDL）与硅通孔（TSV）间的精准叠对。同时支持多种热膨胀系数差异显著的材料：硅中介层（CTE≈2.6 ppm/K）、玻璃基板（CTE≈3–8 ppm/K）、有机基板（CTE≈12–18 ppm/K）。实测表明，在基板翘曲达775–1700 μm条件下仍能维持稳定套刻精度，解决封装制程中最棘手的形变补偿难题。
成本可控的务实选择
选用成熟可靠的365nm i-line光源，规避EUV光源的复杂真空与反射镜系统，整机购置成本预估为4000–6000万美元，约为EXE:5200B（超1.5亿美元）的三分之一。维护周期延长30%，单次光刻能耗降低约45%。对于代工厂和OSAT厂商而言，XT:260在性能与运营成本间实现了关键平衡，尤其适配AI加速器、HPC服务器芯片等对封装密度要求严苛但预算敏感的场景。
生态卡位战开启
佳能NIL方案虽成本更低，但套刻误差超1.2μm，难以满足chiplet互连需求；尼康现有封装光刻机未适配玻璃基板与高密度RDL；泛林主攻刻蚀，光刻布局尚处早期。XT:260目前在‘效率+精度+材料适应性’三维指标上无直接竞品。其交付同步推动ASML与台积电、英特尔共建封装工艺认证流程，实质加速前后道一体化光刻生态成型。
XT:260不只是新增一款设备，它折射出半导体制造范式的深层迁移：封装正从‘制造尾声’跃升为‘系统设计起点’。当芯片演进不再由单一晶体管密度定义，如何让不同工艺、不同材质、不同功能的芯粒高效协同，将成为决定算力天花板的关键。这把为封装而生的‘新刻刀’，是否真能重构产业分工格局？
