Rapidus与Cadence宣布：推动代理AI用于先进节点的SoC设计

Rapidus宣布，与EDA领导厂商Cadence（楷登电子）展开合作，推动基于代理AI用于先进节点的SoC设计，目标是将芯片设计的周转时间（TAT）减半。这次合作结合了Rapidus为先进节点半导体打造的AI原生设计与制造生态系统，与Cadence基于代理AI的设计编排技术相结合，以支持设计团队提升生产力、缩短上市时间、以及在整个SoC设计生命周期内提高设计质量。 

去年Rapidus推出了一套AI设计工具，以支持其Rapidus   AI辅助设计解决方案（Raads），这是帮助实现其快速统一制造服务（RUMS）概念的关键举措。当时Rapidus就表示，从2026年开始发布多个工具，将与工艺设计套件（PDK）和参考流程一起提供给客户。

现在Rapidus带来了Raads  Navigator和Raads  Indicator，利用LLM为设计者提供质量保证和协助，帮助他们解决设计问题，扩展了Raads产品线。新工具将与Cadence的InnoStack  AI Super Agent集成，实现了基于代理AI的设计编排，跨越关键的SoC设计工作流程。

通过从架构探索的初期阶段到实施和签约，自动化和管理任务，并在整个设计生命周期中应用数据驱动优化，Rapidus支持先进节点设计的复杂性管理、改进设计可预测性和工程生产力，助力达成缩短芯片设计周转时间的目标。

超能网**

**关注我们，浏览热门硬件评测

随时查看最新天梯榜