10月13日，上海练秋湖，2026 麒麟媒体沟通会上，华为半导体业务无线终端芯片产品管理部部长徐松余第一次把麒麟 9050 Pro 的详细架构图放上大屏——发布会上展示的是简要版本。IT之家
比“敢晒”更值得注意的，是晒出来的内容：华为当场确认，麒麟 9050 系列已在中国半导体产业链支持下实现量产，同时把工具链、工艺差异补偿、互联开销、能耗控制这些没啃完的硬骨头一并列出，把困难和成绩放在同一页 PPT 上讲给产业界。机锋网
架构图上有什么：一整排自研模块
这张图首先回答“里面都是谁”：新一代灵犀 CPU、新一代马良 GPU、新一代达芬奇架构 NPU、新一代麒麟 AI ISP，外加灵犀微核、FFTS 函数流任务调度器和安全处理器。通信侧则集成了巴龙 Balong AI Modem 基带。IT之家机锋网
CPU 一侧是 9 核 16 线程的新一代灵犀，支持 SMT 超线程，还动了 Cache 架构。体验口径上，搭配鸿蒙应用并行化优化后，用户典型场景卡顿降低 31%。跨代幅度上，华为发布会披露的数据显示，相比麒麟 9030 Pro 多核性能提升 23%。数码研习社倚天Video芯智讯
马良 GPU 换到第四代微架构、第二代光线追踪硬加速，官方给出性能提升 40%、功耗降低 45%、光追性能提升 78%。这颗 GPU 的主频也首次站上 1GHz。倚天Video搞机师姐
NPU 一侧，达芬奇架构保留 CANN 异构计算、加入 Transformer 引擎，并首发支持 30B 系统大模型在端侧跑起来。性能提升的口径是 140%，对应的是端侧 30B MoE 模型的承载能力。数码研习社芯智讯
影像侧是全新 AI ISP：业界首个 2 亿像素融合 ISP，像素吞吐率提升 2 倍，还带来 18EV 高动态范围、率先支持 BT.2020 色域。倚天Video
“折叠”才是主角：两颗 Die 当一颗芯片用
先复述新华社在 Mate XT 2 首发时给的比喻：麒麟 9050 Pro 把单芯片内的逻辑单元分层排布，如同从平层升级为复式，内部增设垂直互联通道，好似加装“电梯”，信号传输路径更短、时延更低。新华社
硅片上的实物是两颗 Die 上下垂直堆叠，中间 500 万个键合通道，跨 Die 带宽 125TB/s。Kurnal Insights 的裸片照片印证了分工：CPU/GPU/NPU/ISP 等计算单元全在计算 Die 上，各级缓存集中在另一颗 SRAM Die 上。搞机师姐芯智讯
这和大伙熟悉的“堆叠”不是一回事。何庭波在论文里划线：传统堆叠是在封装层面连接现成模块，逻辑折叠则是把原本平铺的完整逻辑系统放进三维空间，重新设计、重新布线、重新定义时序。芯智讯
最吸睛的密度数字带着两套口径：等效晶体管密度达到每平方毫米 2.38 亿颗，较麒麟 9030 Pro 的约 1.55 亿颗提升 55%；若只看计算 Die 的逻辑单元密度，提升约为 28%。前者是双 Die 堆叠的等效收益，后者只算逻辑层，两个数字统计对象不同，不能互相验证，也不能混着用。芯智讯
为什么是现在：量产确认、2027 就绪，把账写在明处
把时间线拉长，才看得出“摊开讲”的分量：9 月 7 日 Mate XT 2 发布时，新华社的说法是，这是华为继 Mate40 全球发布会之后、时隔六年在旗舰发布会上再次推出全新麒麟芯片。这次连架构图带量产状态一起公开，对外释放的与其说是参数，不如说是供应链信心的信号。新华社
路线图也给了下一站：下一代麒麟 2027 已经就绪，目前所有测试结果符合预期，逻辑折叠在未来 10 年的演进被判断为可持续。数码研习社
成本同样摆上了台面：两颗 Die 要稳定协同，必须依赖高精度晶圆减薄、混合键合和极高精度的对准互连，任何一个环节失稳，代价都是成倍放大。芯智讯
对普通用户，这张图短期内不改变任何一部手机的体验清单；但它让一件事从传闻变成了公开事实：在买不到先进光刻的条件下，“靠架构创新爬性能坡”这条路已经走通了量产——自研模块、堆叠方案、量产确认和 2027 档期，全部摊在了明面上。接下来值得盯的只有两处：麒麟 2027 能否如期落地，以及被点名的工具链、互联开销与能耗问题，会不会在下一代上收敛。
