[豆包]3D 堆叠存算一体 AI 芯片技术架构与软件生态研究报告

随着AI模型参数量突破万亿，传统冯·诺依曼架构的“存储墙”问题日益严峻，数据搬运能耗可达计算本身的200倍。3D堆叠存算一体技术通过将计算单元与存储单元垂直堆叠、深度融合，实现了“存储即计算”的全新范式。该技术不仅将内存带宽提升百倍以上，更在能效比上实现数量级突破，为解决AI算力瓶颈提供了极具前景的硬件解决方案，有望重塑计算产业格局。

智能速览

• 数据搬运能耗达计算200倍，传统架构的‘存储墙’制约AI发展。

• 3D堆叠技术将数据传输路径压缩至微米级，彻底颠覆数据传输模式。

• 基于SRAM的架构注重高精度，而DRAM方案则擅长高带宽与大容量。

• d-Matrix芯片实现150TB/s内存带宽，较主流HBM3E方案提升超百倍。

• 存算一体架构要求编译器以最小化数据移动为核心，革新优化策略。

• 长江存储的Xtacking技术已成全球3D NAND领域的颠覆性创新。

精华内容

深入其技术内核，3D堆叠存算一体架构不仅在物理设计上实现突破，更在软件生态层面引发了深刻变革，共同推动着计算范式的演进。

架构核心优势

3D堆叠存算一体技术的物理优势体现在数据传输距离的极致压缩，从毫米级缩短至微米级，大幅降低了延迟与功耗。这种垂直集成带来了内存带宽的革命性提升，如d-Matrix公司的Corsair芯片内存带宽高达150TB/s，比当前最先进的HBM3E方案（1.2TB/s）快100倍以上。在能效方面，该技术通过避免数据在存储和计算单元间的频繁搬运，从根本上降低了系统功耗，在部分应用场景下可降低超过70%的能耗，实现了数量级的效率改善。

双雄并立路线

当前主流技术路线分为基于SRAM和基于DRAM两种。基于SRAM的架构，如改进的6T SRAM单元和Eq-CIM方案，通过在存储单元内部集成计算逻辑，侧重于实现高精度计算和温度稳定性，在-40°C至120°C范围内仍能保持高鲁棒性。而基于DRAM的架构，以三星的HBM-PIM技术为代表，在DRAM Bank中植入可编程AI引擎，充分利用DRAM的高带宽与大容量特性。实测数据显示，搭载HBM-PIM的GPU加速器相比传统方案，性能提升约2倍，能耗降低约50%。

软件生态重塑

新型硬件架构对软件生态提出了根本性变革诉求。传统编译器面向冯·诺依曼架构设计，难以有效表达存内计算的并行性，需要设计全新的中间表示（IR）和以最小化数据移动为目标的优化策略。CIM-MLC等编译框架通过多层次调度优化，实现算法到存算硬件的高效映射。同时，编程语言也需革新，提供对内存层次结构的显式控制和对存内计算操作的原生支持，以适应数据流编程等新范式，并构建完整的开发工具生态。

产业布局与前景

全球主要厂商正积极布局，三星和SK海力士预计在2025年第三季度推出首批HBM4产品。中国厂商在3D NAND领域取得突破，长江存储利用Xtacking技术实现294层芯片量产，计划2026年量产300层以上芯片。市场应用前景广阔，在数据中心AI训练与边缘智能推理领域需求强劲。尽管面临热密度、软件生态不完善等挑战，但随着软硬协同设计的深入和行业标准的建立，存算一体技术有望与光子计算融合，形成“存-算-传”一体化系统，重构计算格局。

3D堆叠存算一体技术从根本上突破了传统计算架构的性能瓶颈，为AI时代提供了坚实的硬件底座。随着技术标准与产业生态的逐步成熟，它将在数据中心、边缘计算等领域释放巨大潜能。当存算一体与光子计算、量子存储融合，未来的计算形态将被如何重新定义？