英伟达与联发科联手打造的GB10芯片，集成了强大的Blackwell架构GPU和异构CPU核心。面对如此强大的算力，其内存子系统如何支撑性能并做出权衡？本文将从CPU核心布局、缓存层次、延迟与带宽表现等多个维度，深入剖析GB10的内存设计，揭示其在LPDDR5X延迟上的优势，以及在与AMD竞品对比中的独特定位，为理解这款高性能SoC提供详实的技术参考。
智能速览
GB10采用异构CPU集群，两个集群L3缓存与外部带宽配置不同。
X925核心缓存配置更均衡，而A725核心L3延迟较高，L2缓存容量较小。
GB10的DRAM延迟表现优异，仅为113纳秒，领先于同类LPDDR5X平台。
GPU高带宽需求会显著增加CPU端延迟，最高可达近400纳秒。
核心间延迟整体偏高，尤其是跨集群通信时，表现弱于AMD Strix Halo。
精华内容
为了支撑强大的计算能力，GB10在内存子系统上进行了精密的设计。接下来，将深入其缓存层次、带宽分配与延迟控制，揭示这款芯片在性能与密度之间的权衡。
核心集群布局
GB10的20个CPU核心被分为两个集群，每个集群包含5个Cortex-X925性能核心和5个Cortex-A725能效核心。这种设计并非完全对称，两个集群在L3缓存容量上存在差异：集群0拥有8MB，而集群1则达到16MB。
缓存配置上，A725核心配备512KB的L2缓存，但L3缓存延迟超过21纳秒，表现不佳。相比之下，X925核心配备了2MB的L2缓存，共享的L3延迟也降低至约14纳秒，整体缓存配置更为均衡，有利于发挥更高性能。
内存延迟与带宽
GB10的一大亮点是其卓越的DRAM延迟表现，实测仅为113纳秒。这对于采用LPDDR5X内存的平台而言非常出色，显著优于AMD Strix Halo和英特尔Meteor Lake的140纳秒以上水平。这主要归功于将CPU与内存控制器集成于同一芯片的设计。
在带宽方面，GB10的两个集群外部带宽也存在差异。集群1的读取带宽超过100GB/s，而集群0则相对较低。尽管如此，即使是最高带宽的集群，也无法完全占满256位LPDDR5X总线提供的总带宽，表明该设计更侧重于GPU需求。
带宽负载下的延迟
内存延迟与带宽息息相关。测试显示，当同一集群内的A725核心全力产生带宽负载时，系统延迟控制较好。但当X925核心加入时，反而会导致总带宽下降和延迟上升，表明X925核心在资源争用时缺乏有效的减速机制。
更具挑战的是GPU与CPU的带宽竞争。当iGPU带宽需求达到231GB/s时，CPU端的延迟会飙升至351纳秒以上。若同时运行高负载的CPU和GPU，性能最强的X925核心延迟甚至可能接近400纳秒，显示出集成显卡对CPU资源的挤压效应。
核心间延迟分析
核心间延迟是衡量多核处理器协同效率的关键指标。在GB10上，同一集群内X925核心间的延迟最低，约为50-60纳秒。然而，不同集群的A725核心间通信延迟最高可达240纳秒，性能损失明显。
与AMD Strix Halo相比，GB10的核心间延迟整体偏高。Strix Halo的跨集群延迟控制在100纳秒左右，集群内延迟更是低于50纳秒。这表明GB10在维持多核心高效协同方面，其架构设计仍有优化空间。
综合来看，英伟达GB10的内存子系统在延迟优化和核心密度上取得了显著成果，但也暴露了核心间通信和负载均衡的短板。这种设计体现了在有限芯片面积内追求极致性能的权衡。期待未来能看到这类大型集成显卡芯片在架构上的持续改进，以更低成本提供更均衡、强大的计算体验。
