传统5-bit（PLC）闪存因电压状态过多而饱受速度与寿命困扰。SK海力士提出的分体式单元（MSC）技术，通过巧妙的物理结构创新，有望在不牺牲性能的前提下，实现25%的容量提升，为高密度存储的未来提供了新思路。
智能速览
SK海力士正在研发分体式5-bit（PLC）闪存技术，旨在提升存储密度。
该技术将单个NAND单元一分为二，大幅减少所需的电压状态数量。
相比传统PLC，新技术的读取速度可提升20倍，并显著增强耐久性。
此方案有望在现有工艺下实现25%的容量增长，增加芯片性价比。
技术未来可扩展至6-bit单元，带来比QLC高出50%的存储容量。
精华内容
PLC闪存的商业化一直受限于物理瓶颈。SK海力士如何用一种新的单元结构设计，巧妙地绕过这些障碍？
PLC的困局
5-bit（PLC）闪存每个单元需要存储32种状态，对应31个阈值电压。过多的电压状态导致状态间的电压间隙极小，使得电子泄漏问题加剧，编程和读取时间延长，单元的耐久性也大幅降低。
这些物理限制使得PLC闪存的读取可靠性和寿命都难以满足商业化要求，至今仍停留在实验室阶段。
分体式破壁
SK海力士的解决方案名为Multi-Site单元（MSC）技术，其核心是将一个NAND单元物理分割成两个独立的半单元，并分别控制。每个半单元仅需6种电压状态，通过组合两个半单元的状态（6x6），便可得到36种组合。
这36种状态足以覆盖PLC所需的32种数据状态，其中4种作为冗余被忽略。这种设计巧妙地绕开了传统PLC技术需要在一个单元内维持32个紧密电压状态的难题。
性能大跃升
由于每个半单元的电压状态更少，状态间的电压间隙可以做得更大，从而显著降低了电子泄漏带来的数据错误风险，提升了长期可靠性。
同时，更少的状态也意味着更短的编程时间。SK海力士称，通过串联读取两个半单元，其MSC PLC闪存的读取速度相比传统PLC提升了20倍。此外，与当前的4-bit（QLC）技术相比，该技术可在不增加堆叠层数的情况下，将芯片容量提升25%。
迈向6-bit
MSC技术具备良好的扩展性。如果将每个半单元的电压状态提升到8个，那么整个单元的组合状态将达到64种（8x8），这足以满足6-bit（HLC）闪存的需求。
实现6-bit存储后，其容量将比QLC芯片高出50%，同时还能保持与现有3-bit（TLC）芯片相当的速度和耐久性，为未来更高密度的存储解决方案铺平了道路。
SK海力士的分体式单元技术，为追求更高存储密度的行业提供了一个切实可行的创新路径。它不仅是技术上的巧妙突破，更可能重塑高容量SSD的成本与性能格局。这项技术最终能否成功量产并普及，值得业界持续关注。
