CH9339 双主机互联控制芯片技术解析

前言

CH9339 是一款集成双主机互联、USB HUB、高速数据对拷、跨终端资源共享与 Type-C PD 快充功能的单芯片 USB 控制 SoC，采用 QFN88 封装（10×10mm），工作温度范围 -40℃~85℃。本文基于官方 V1.0 规格手册，从硬件架构、端口拓扑、核心机制、电气参数、开发要点进行技术梳理。

一、芯片整体硬件架构

CH9339 采用 RISC-V3 内核，搭配独立 DMA 数据通路，内部集成符合 USB3.2 Gen1 和 USB2.0 规范的两套 HUB 控制器及对应收发 PHY，同时内置四组 USB PD 物理层和多路外设控制接口，实现传统分立 HUB、KVM 切换、PD 快充、高速对拷等多功能合一。

核心内部单元划分：

1. 双路上行 Type-C 收发单元：两路 USB3.0/USB2.0 PHY，配套 CC 正反插检测及 PD 通信引脚；

2. 双路独立 HUB 控制器：USB3.0 HUB 与 USB2.0 HUB 各自配备路由逻辑，USB2.0 集成 5 组 TT 事务转换器，兼容低速外设；

3. 主控与数据通路：RISC-V3 内核 + 专用 DMA，隔离普通 USB 流量，提供独立双向高速透传通道；

4. 五组下行 USB 收发 PHY，支持端口硬件合并配置；

5. 电源管理模块：端口分组电源控制、全局过流检测、多路电压域供电逻辑；

6. 外设接口：I2C、UART、SPI、LED 状态指示、外部按键联动 IO、复位电路。

芯片上电后通过 I2C2_SCL 和 I2C2_SDA 引脚自动检测是否外接 CH211 高压 PD 芯片。若检测到，则自动启用 PD 快充协议；若未检测到，则 CC 引脚仅作为 Type-C 正反插识别用途。

二、端口硬件拓扑规格

2.1 双路上行 Type-C 主机端口

两路上行均为 Type-C 接口，向下兼容 USB3.0 5Gbps 及 USB2.0 480Mbps。两路 PD 功率分配如下：

l PC1 上行端口：通过外接 CH211 芯片，可支持最高 100W（20V/5A）快充；

l PC2 上行端口：通过外接 CH211，支持最高 15W（5V/3A）快充。

若需实现 28V 高压快充或双向快充，可联系厂家进行批量定制。每路上行配有独立 USB3.0 高速差分对、USB2.0 D+/D- 及 CC1/CC2 引脚，CC 引脚功能由 PD 功能启用状态决定。

2.2 五路线性可配置下行外设端口

硬件原生提供 5 组独立 USB 收发通道，通过 CFG1 配置引脚切换硬件形态：

1. 默认悬空或高电平：5 路 Type-A 接口；

2. CFG1 下拉置低：DEV3、DEV4 合并为单路下行 Type-C，剩余 3 路 Type-A。该 Type-C 口支持 15W（5V/3A）PD 输出。

端口电源采用分组独立控制：PWREN13# 管控 DEV1/2/3 电源，PWREN45# 管控 DEV4/5 电源，引脚低电平开启供电。配合 CH217A 限流开关实现单组端口限流，限流值计算公式为 60K / 限流电阻，典型 24K 电阻对应 2.5A 输出。OVCUR# 为全局过流检测输入，低电平代表端口过流，芯片内置弱上拉，可省去外部上拉电阻。

三、三大核心底层技术原理

3.1 双 HUB 动态端口路由架构

与传统机械 KVM 切换器将所有外设同时归属单台主机不同，CH9339 内置两套独立 HUB 路由逻辑，5 个下行端口可任意拆分分配给 PC1 或 PC2。例如，DEV1、DEV4 分配至 PC1，DEV2、DEV3、DEV5 分配至 PC2，无需物理插拔即可完成归属切换。USB2.0 通路搭载 TT 事务转换器，兼容 1.5Mbps 低速键鼠、传感器等设备，完整覆盖 USB1.0~USB3.2 Gen1 全协议标准。

3.2 独立 DMA 高速双向数据透传

芯片开辟专属 USB3.0 透传通道，与普通外设传输流量物理隔离，带宽 5Gbps，用于主机间文件对拷、屏幕投屏、剪贴板同步、音频传输等多业务并行。内部虚拟两套独立 USB 光驱设备，分别挂载至两台主机，存放多平台配套驱动软件，支持固件在线/离线升级及一键故障修复。

3.3 三模式外部控制接口

芯片提供三类外部控制通道，用于外部 MCU 查询主机在线状态、下发端口切换指令：

l 模式1（I2C 从机）：地址 0xAO，支持块读写，无硬件配置限制，始终可用；

l 模式2（UART 串口）：需 CFG2 上拉启用，TXD1/RXD1 复用串口收发引脚，仅在未检测到 CH211（即禁用 PD 功能）时生效；

l 模式3（KVM 按键兼容）：需 CFG2 下拉启用，TXD1 作为按键输入，低电平触发端口循环切换；RXD1 输出当前主机选中状态（低电平=PC1，高电平=PC2），仅在禁用 PD 功能时生效。

四、配套软件协同逻辑

硬件底层路由与透传通道依靠 USBCrossShare 上位机软件实现上层跨主机资源共享，支持 Windows、macOS、Linux、Android 多终端互联，各平台功能存在差异：

1. 键鼠穿屏共享：芯片模拟两套独立 USB HID 键鼠挂载至两台主机，软件识别鼠标跨屏边界自动切换端口归属，支持锁屏、睡眠、快捷键切换；

2. 剪贴板与文件对拷：依托高速透传通道同步文本、图像剪贴板，支持系统原生复制粘贴及批量文件双向传输；

3. 屏幕画中画共享：独立视频透传通道实现单显示器双主机画面同步，音视频同步输出；

4. 外设动态切换：通过软件或 I2C/UART 下发路由指令，摄像头、存储、采集卡等设备可实时切换主机归属。

平台兼容性边界（依据官方手册）：

l Windows / macOS：全功能双向互通；

l Linux：仅支持键鼠、USB 外设从 Windows/macOS 端单向共享至 Linux；

l Android：剪贴板与文件双向互通，键鼠仅支持从 PC 端单向受控，USB 外设支持从 Android 端切换至 Windows/macOS。

五、电气、封装与硬件设计要点

5.1 多域电源体系

芯片划分多路独立电压轨以实现电源噪声隔离：

l VDD33（3.3V）：IO 与模拟电路供电，电压区间 3.15~3.45V；

l VDD12（1.23V 典型）：内核与各端口 USB PHY 供电；

l VIO33：通用 IO 口独立供电。

每路上行、下行 USB PHY 均配备独立 1.2V 电源引脚，需就近放置 0.1μF 退耦电容，VDD12 轨需并联大容量电容抑制开关噪声。典型工作电流（双上行 USB3.0，5 个下行设备满载）：3.3V 电源约 267mA，1.2V 电源约 752mA；USB2.0 满载时整机电流显著降低。

5.2 复位、时钟与状态指示

时钟采用外部 24MHz 晶振（XI/XO 输入），内部 PLL 生成各模块工作时钟。复位包括内置 25ms 上电 POR 复位、低压 LVR 复位，以及外部 RESET# 引脚复位（内置上拉，低电平持续 >4μS 触发全局复位，闲置建议接 VDD33 防干扰）。PC1_LED、PC2_LED 为端口状态输出，低电平表示对应主机已接入。

5.3 PCB 基础设计规范

1. USB 差分走线：USB3.0 对内阻抗 90Ω，USB2.0 对内 45Ω，差分对内严格等长，不同 USB 分组走线分区隔离；

2. 配置引脚：预留 5.1k~10kΩ 下拉电阻位，用于 CFG1、CFG2 功能切换；

3. QFN88 封装：底板 0# 引脚必须大面积铺铜接地，兼顾散热与信号屏蔽；

4. SPI Flash：外接 CS、SCK、MOSI、MISO 四线，用于固件存储与升级。

5.4 极限电气参数

l 工作温度：-40℃85℃；存储温度：-55℃150℃；

l 普通 IO 口 HBM ESD：4kV；

l USB3.0 信号耐压：-0.4V ~ (*VDD12 + 0.4V)，典型约 -0.4V~1.63V；

l USB2.0 信号耐压：-0.4V ~ (VDD33 + 0.4V)，典型约 -0.4V~3.7V。

六、典型硬件产品形态

依托单芯片高集成度与精简外围电路，仅需搭配电源芯片、阻容、晶振即可完成整机开发。典型硬件载体包括：双主机 USB3.0 对拷数据线、双 Type-C 输入五口 KVM 扩展坞、工控双主机调试切换模块、办公多系统投屏 Dock、机房服务器外设共享切换装置等。

总结

CH9339 的核心技术特征在于单芯片整合双主机专用矩阵 HUB、独立高速 DMA 透传通路及四组集成 PD PHY，将传统多芯片分立方案高度集成，硬件层面完成两台主机间 USB 外设、高速数据、屏幕共享的底层通路搭建，配套多平台软件完善上层协同交互能力。本文全部参数、电路及架构描述均基于 CH9339 官方 V1.0 规格手册。