英特尔正式发布 Panther Lake——首款 18A 客户端处理器

Panther Lake 将 Lunar Lake 的能效和图形性能以及 Arrow Lake 的平台灵活性完美融合于一体。

英特尔在亚利桑那州的一次活动中公布了即将推出的 Panther Lake 芯片的最新信息，该芯片采用全新的 18A 制程工艺制造。英特尔声称，与 Lunar Lake 芯片相比，Panther Lake 芯片在功耗相近的情况下性能提升可达 50%；或者与 Arrow Lake-H 处理器相比，在多线程工作负载下功耗降低 30%。根据英特尔以往的发布周期，我们很可能会在2026 年国际消费电子展 (CES 2026) 上听到更多关于这些芯片的消息。英特尔表示，Panther Lake 芯片将于 2026 年 1 月开始“全面上市”。

近年来，英特尔在笔记本电脑处理器市场面临着三重威胁，因此这类改进势在必行。AMD、高通和苹果都想分一杯羹，尤其是在高通和苹果的例子中，高性能、高效率的Arm内核在SoC上的应用，以及它们强大的NPU和GPU的出现，迫使英特尔必须在性能和电池续航方面全面提升自身竞争力。

Meteor Lake 和 Lunar Lake Core Ultra CPU 证明，相对较短的电池续航时间并不是 Intel x86 产品的固有问题，但 Lunar Lake SoC 的高度集成设计（将计算和内存集成在单个封装中）意味着笔记本电脑 OEM 厂商在系统配置和成本方面，远不如使用 Meteor Lake 或 Arrow Lake CPU 和独立内存封装（无论是焊接式还是 SO-DIMM 式）时那样灵活和可控。

Panther Lake 横空出世，英特尔希望这款伟大的统一者能够将 Lunar Lake 的能效提升和 Arrow Lake 的性能可扩展性完美融合在一个通用封装中。

Panther Lake SoC 全部采用相同的尖端 P 核、E 核和集成显卡架构，同时赋予笔记本电脑制造商更大的自由度，使其产品能够满足更广泛的买家群体和价格区间的需求。作为英特尔首款采用最新18A 工艺节点制造的计算单元的产品，Panther Lake 肩负着证明自身实力的重任。

英特尔18A工艺加速推进

Panther Lake 的计算单元是首批采用英特尔领先的 18A 制程工艺制造的产品之一。简单回顾一下，18A 是英特尔（也可能是整个行业）首个大规模量产的制程工艺，它融合了两项旨在实现未来扩展和提升能效的重大创新：环绕栅极 (GAA) 晶体管和背面供电网络。

英特尔将其 RibbonFET 晶体管描述为“终极晶体管”，因为其栅极结构能够实现对沟道的“完全控制”。与 FinFET 晶体管相比，FinFET 晶体管的栅极结构并未延伸至沟道底部，因此在控制漏电流方面存在“薄弱环节”，而 RibbonFET 晶体管的栅极结构则完全环绕沟道（沟道由器件核心的硅纳米片堆叠构成），从而最大限度地减少了晶体管关断时的漏电流。除其他重要特性外，更低的漏电流意味着芯片运行时能量损耗更少。

英特尔还声称，与 FinFET 相比，RibbonFET 对设计人员来说更加灵活。可以调整带状结构的数量和宽度，从而使晶体管的性能特性符合特定单元的需求。

英特尔的 PowerVia 技术是一种背面供电网络，它为芯片制造引入了第二种创新方法。随着硅工艺的日益精密，如何在晶体管上方高效地布线信号线和电源线变得越来越具有挑战性，因为这些线缆需要争夺越来越宝贵的空间。

与在晶体管上方同时构建电源线和信号线不同，背面供电方案首先在晶圆正面制作晶体管和信号线。在下一个生产步骤中，将晶圆翻转，并打磨背面直至露出晶体管触点。然后，将供电金属层直接连接到晶体管上。

英特尔表示，PowerVia 技术可使晶圆正面的封装密度提高 10%，并简化布线。在供电方面，背面的金属层可将封装到晶体管的功率损耗降低 30%。

总而言之，18A 架构在相同功耗下可实现比 Intel 3 更高的频率（15%），并且与同工艺相比，密度提升了 1.3 倍。设计人员还可以利用 18A 架构的优势，在相同性能水平下实现比 Intel 3 降低 25% 的功耗。

Cougar Cove P 型核心和 Darkmont E 型核心：演进，而非革命

英特尔并未详细说明其在 Panther Lake 的 Cougar Cove P 核心与 Lunar 和 Arrow Lake 的Lion Cove核心，以及 Panther 的 Darkmont E 核心与 Skymont E 核心之间的具体区别。该公司所讨论的 Cougar Cove P 核心的改进，是对现有 CPU 架构的典型优化，例如改进的分支预测器和容量更大的转换后备缓冲区 (TLB)。正如英特尔所说，“我们没有改变宽度，也没有改变深度，我们只是进行了优化。”

英特尔表示，Cougar Cove 现在采用“基于人工智能”的电源管理方法，可以根据不同工作负载的需求，动态调整某些功能单元（例如预取器）的积极性。

Cougar Cove 的另一项改进是在某些内存歧义情况下提升了预测能力。正如英特尔所说，处理器在执行程序时，会执行加载和存储指令进行内存访问；有时这些指令是关联的。Cougar Cove 改进了逻辑，能够预测加载和存储指令何时关联，并利用这些信息正确地调度加载指令。当预测正确时，可以提高每时钟周期指令数 (IPC)。

英特尔还指出，采用 18A 工艺使其能够在 Cougar Cove 架构中扩展一些基础架构，而 TLB 正是主要受益者之一。英特尔表示，更大的 TLB 意味着更复杂的工作负载能够运行得更快、更可靠。

Cougar Cove 继承并改进了 Lunar Lake 中 Lion Cove 引入的分支预测改进。Lion Cove 改进了分支预测算法，即使对于指令流中位置靠后的分支也能实现低延迟预测。英特尔表示，Cougar Cove 融合了从 Lion Cove 芯片交付中汲取的经验，进一步提升了性能。它优化了一些分支预测算法，并增大了预测器中每一层的大小，从而进一步降低了延迟。Cougar Cove 还可以存储更完善的关于历史预测结果的元数据，以提高预测准确性。

英特尔表示，这意味着 Cougar Cove 分支预测器能够提供更低的延迟、更高的预测带宽和更高的预测精度。这些改进对能效和性能都有积极影响——更准确、响应更快的预测器意味着 CPU 核心可以减少执行无效任务的时间，从而将更多时间用于执行有效任务。

Darkmont E-core 的改进也主要体现在与Lunar Lake 的 Skymont相比的渐进式演进上。与 Cougar Cove 一样，Darkmont 现在可以使用动态算法来调整其预取器的积极性，从而更好地平衡响应速度和能效，以应对不同工作负载的需求。

与 Cougar Cove 类似，Darkmont 也提高了分支预测的准确性。它还通过采用循环流检测技术来节省前端功耗，该技术允许芯片前端在某些指令序列期间断电。此外，Darkmont 还扩展了芯片使用纳米代码序列来执行复杂指令的场景，这些复杂指令传统上由 x86 CPU 的微代码引擎处理。纳米代码技术最初在 Skymont 中引入，旨在提高性能和能效。

正如英特尔所说，微码序列器是一个巨大的ROM，当需要执行某些复杂的x86指令时才会发挥作用。从该ROM加载指令是一个串行过程，并且一次只能服务于一个解码器，这意味着如果其他前端单元也需要同时从微码ROM中获取指令序列，它们就会被阻塞。纳米代码通过将部分微码指令嵌入到E-core三个前端解码器的可编程逻辑阵列中，来防止这种阻塞行为。

由于Darkmont内核的三个前端都包含这些PLA（并行逻辑阵列），英特尔表示，该内核可以以“并行、乱序的类似微代码的序列”的形式运行以前存在于微代码中的指令。英特尔还表示，Darkmont内核拥有更多且经过优化的应用场景，其前端可以采用纳米代码而无需微代码序列器。

解耦架构

并非 Panther Lake SoC 的每个部分都使用 18A 封装。英特尔采用了与 Meteor Lake 相同的“解耦架构”概念，该概念在 Lunar Lake 和 Arrow Lake 中得到了进一步完善。这种方法将 SoC 的不同功能单元拆分成单独制造的“芯片”，这些芯片由英特尔自有晶圆厂或台积电等代工厂生产，然后使用英特尔的 Foveros 封装技术进行封装。

每个 Panther Lake 计算单元均由 18A 数据中心自主制造，并由三个基本核心复合体构成。一个计算单元（目前）最多可包含四个 Cougar Cove P 核心、八个 Darkmont E 核心，以及一个独立的“低功耗岛”集群，该集群包含四个 Darkmont E 核心，旨在将合适的负载“限制”到低功耗计算域中，从而延长电池续航时间。这一理念最早在 Meteor Lake 中提出，并在 Lunar Lake 中得到进一步完善。

Meteor Lake 和 Arrow Lake 都依赖于该芯片上的两个 Crestmont E-core 核心，这些核心的功耗和时钟频率都受到限制，以最大限度地节省能源。但其性能限制意味着，如果任务超出其能力范围，芯片上功耗更高的部分可能会更频繁地被激活。Lunar Lake 则在该芯片上配备了四个 Skymont E-core 核心，并拥有独立的电源轨，这使得它们可以运行在更高的频率，并在任务转移到 SoC 上的 P-core 之前执行更繁重的任务。

作为 Skymont 的演进，Panther Lake 的 Darkmont 低功耗 E 核心允许更苛刻的任务在低功耗区域内运行更长时间，并在需要时为多线程工作负载提供额外的并行处理能力。然而，它们并不位于连接 Panther Lake SoC 上 P 核心和 E 核心主集群的主环总线上，因此它们无法共享更大的核心集群的 L3 缓存。相反，它们可以访问一个与 tile 上所有其他计算代理共享的 8MB 高效“内存端缓存”。

该侧缓存与芯片上其余的缓存层次结构保持一致，Panther Lake 上所有缓存之间的一致性由一个主代理管理，该代理与每个计算域上的独立一致性代理进行通信。

18A 计算单元还包括英特尔第五代 NPU、第七代图像处理单元 (IPU)（用于笔记本电脑中的高级网络摄像头）以及与图形单元分离的 Xe 媒体和显示引擎。

有关 Xe3 图形架构和 Panther Lake 上使用该架构的两款 iGPU 的更多信息，以及软件和电源管理方面的改进，请查看我们的专门文章。

混合搭配

到目前为止，英特尔已经制造了两种不同的 18A 计算芯片，并将其与两种不同的集成 GPU（以及可能两种不同的 I/O 模块）混合搭配，从而制造出三种不同的 Panther Lake SoC，每种 SoC 都有不同的成本和性能目标。

这款最小的 Panther Lake SoC 拥有四个 P 核心和四个低功耗 E 核心，与 Lunar Lake 类似。英特尔并未公布其缓存层次结构的完整规格，但由于它缺少配备独立 L3 缓存的高性能 E 核心集群，我们推测这款芯片可能只有 12MB 的缓存，由四个 P 核心共享。它集成了一个小型 Xe3 GPU，最多可提供四个 Xe3 图形核心。这款芯片可以使用传统的 DDR5 SO-DIMM 或 LPCAMM 内存条，速度最高可达 6800 MT/s，也可以使用板载 LPDDR5X 内存，速度最高可达 6400 MT/s。

对于存储和外设控制器而言，这款入门级 Panther Lake SoC 的平台控制器模块提供 12 条 PCIe 通道——4 条 Gen 5 通道和 8 条 Gen 4 通道——足以连接一块 Gen 5 SSD，或许还能连接一些低端存储设备或独立显卡。由于其核心数量相对较少、图形处理能力一般，且内存速度有限，我们很可能会在更多注重轻薄便携和电池续航而非极致性能的入门级笔记本电脑中看到这款芯片。

这款中型 Panther Lake SoC 除了四个位于独立芯片上的低功耗 E 核心外，还在环形总线上增加了八个 E 核心，与四个 P 核心共享总线。英特尔表示，该计算芯片的 P 核心和 E 核心共享高达 18MB 的 L3 缓存。这款中型 SoC 沿用了与小型 SoC 相同的 4 核 Xe 图形处理器。

这款芯片可以比其尺寸较小的同系列芯片使用速度更快的内存。与尺寸较小的芯片一样，它既可以使用 DDR5 内存条，也可以使用焊接式 LPDDR5X 内存条，但它支持的 DDR5 速度最高可达 7200 MT/s，LPDDR5X 速度最高可达 8533 MT/s。

这款中等尺寸的 Panther Lake 芯片也因其更大的平台控制器而拥有更强大的 PCIe 连接能力：多达 8 条 PCIe Gen 4 通道和 12 条 Gen 5 通道。英特尔拒绝就正在研发中的 Panther Lake OEM 设计方案发表评论，但凭借其更强大的计算资源、更丰富的 PCIe 连接能力以及对更高速度内存的支持（相比其尺寸较小的同系列芯片），这款芯片似乎非常适合与独立显卡搭配使用，应用于轻薄笔记本电脑——一些英特尔合作伙伴也曾将 Meteor Lake 芯片应用于此类产品。

这款尺寸最大的 Panther Lake SoC 沿用了中型 SoC 的 4P+8E+4LPE CPU 核心配置，但封装内新增了一颗更大、更强大的 12 核 Xe3 GPU。英特尔限制了合作伙伴可使用的内存选项，可能是为了确保足够的内存带宽来满足所有 GPU 执行单元的需求。它只能使用 LPDDR5X 内存，并支持 Panther Lake 产品中最快的传输速率：高达 9600 MT/s。

这款大芯片的I/O接口数量有所减少，仅配备8条PCIe Gen 4和4条PCIe Gen 5通道，这可能表明它的目标市场是蓬勃发展的掌上游戏机市场以及高端轻薄笔记本电脑，这些笔记本电脑在需要时也能运行游戏。从系统设计的角度来看，将独立显卡与这款Panther Lake处理器搭配使用意义不大。

性能预测

英特尔通过 Cougar Cove 提供了单线程性能的高级预览，表明新的 P 核心在功耗与 Lunar 和 Arrow Lake 相似的情况下，性能可以提高 10%；或者在负载要求不高的情况下，功耗可以降低 40%。

Panther Lake的多线程性能表现则较为复杂。英特尔声称，Panther Lake在功耗相近的情况下，性能可比Lunar Lake提升50%；或者在多线程性能与Arrow Lake-H相近的情况下，功耗降低30%。

当然，如果我们整体考虑这些图表，Panther Lake 也可以在与 Arrow Lake-H 相似的功耗下提供更高的绝对性能，这突显了我们假设的 4P+8E+4LPE 封装具有更高的性能可扩展性。

除了这些宽泛而乐观的性能预测之外，英特尔在发布会上没有讨论 Panther Lake 的时钟频率或功耗目标的具体细节，但与任何现代笔记本电脑 SoC 一样，这些芯片的频率、功耗和散热目标可能涵盖如此广泛的设计，以至于很难对其性能做出概括性的陈述，这还没算上产品堆栈中的各个芯片型号。

我们需要等待观察英特尔的合作伙伴通常会生产哪些搭载 Panther Lake SoC 的系统，才能开始大致估算其性能。英特尔表示，首批 Panther Lake 芯片将于 2025 年底前出货，并预计将于 2026 年 1 月开始全面上市。鉴于此时间安排，我们很可能会在 CES 展会上听到更多关于 Panther Lake 产品的消息。