全球首款！0.7nm芯片发布，指甲盖大小集成了近1000亿个晶体管

物理极限被打破！

今天，IBM正式发布全球首款0.7纳米（7埃）芯片技术，首次将逻辑制程推进到1纳米以下的埃级尺度，标志着芯片制造正式从纳米时代迈入原子级制造阶段。

图片

从核心参数来看，这款基于全新架构的0.7nm芯片实现了集成度的翻倍跃升，具体表现为：

1、在指甲盖大小的芯片面积上可集成近1000亿个晶体管，晶体管密度几乎是IBM2021年发布的2nm节点芯片的两倍。

2、性能层面，相较于同厂2nm工艺，新节点可实现最高50%的性能提升，同时能源效率提升70%。

3、在存储单元优化上，新架构可将SRAM单元面积压缩40%，既能为芯片释放更多逻辑算力空间，也能更好匹配生成式AI、高性能计算场景下的高带宽数据吞吐需求。

图片

IBM是如何做到0.7nm芯片的？

支撑这一突破的核心是IBM全新研发的“纳米堆叠”（Nanostack）晶体管架构，这也是业界首个基于纳米片技术的三维堆叠设计。

不同于传统平面或单层纳米片的排布方式，纳米堆叠采用垂直堆叠加交错排列的晶体管布局，通过3D顺序集成技术在单位面积内塞入更多器件。

更关键的是，该架构允许堆叠的每一层采用不同的材料组合，可分别针对NMOS和PMOS器件独立优化性能与功耗，打破了单层工艺下的材料取舍局限。

图片

目前该技术已通过CMOS超薄介质键合、双通道工程演示以及功能性CMOS反相器运行验证，证实了架构的可制造性与实际计算能力。

工艺实现层面，0.7nm节点的制造难度远超以往制程。

该技术研发于IBM位于纽约州奥尔巴尼的半导体研究机构，研发过程联合了泛林、东京电子、SCREEN等上游设备厂商，并将依托ASML的高数值孔径极紫外（HighNAEUV）光刻设备实现更高精度的电路图案印刷。

图片

这一设备也是未来10年制程持续微缩的核心硬件支撑，目前已在奥尔巴尼完成工艺适配并制出可用器件。

按照IBM公布的路线图，纳米堆叠技术将率先应用于1nm以下制程节点，预计最快5年内实现量产落地，且该架构可支撑未来至少十年的制程微缩路径。

从7nm到2nm，再到如今突破1nm下限的0.7nm节点，IBM在半导体制程研发上的持续投入，也为后摩尔时代的算力增长提供了新的技术路径。

作者声明本文无利益相关，欢迎值友理性交流，和谐讨论～