CH9338：双主机 USB HUB 硬件路由底层工程拆解

摘要

传统双主机外设共享设备大多采用独立 HUB 与切换开关分立搭建，存在端口分配逻辑复杂、外围器件繁多、联动控制繁琐等工程痛点。CH9338 单芯片集成双上行 USB2.0 PHY、三路下行 HUB 硬件路由单元，内置专用 DSPORT 通路调度逻辑，支持 I2C / 按键双切换控制，配套标准化软硬件调试资源可由深圳潜创微科技提供。

一、芯片硬件分区与整机信号拓扑

1.1 端到端 USB 流转架构

CH9338 配备 PC1、PC2 两组独立 USB2.0 上行通道，三路通用 USB 下行端口由片内 DSPORT 路由硬件统一管理；下行端口可任意分配至任意一台主机，无需外接模拟切换芯片。芯片同时搭建跨主机双向数据透传通路，配合上位程序实现剪贴板、键鼠、存储外设跨设备共享，硬件独立电源管控电路完成分组过流检测、端口供电使能控制。

1.2 五大隔离硬件功能域

芯片按电源轨划分独立功能区块，隔离 USB 高速差分、数字控制电路之间的噪声耦合：

1. 双路 USB2.0 PHY 域：两组独立 480Mbps 收发电路，上行内置 1.5K 上拉电阻，下行集成 Host 专用下拉电阻；

2. 硬件路由调度域：内置专用 DSPORT 路由逻辑、多路数据中继 Repeater 单元，纯硬件完成端口归属切换；

3. 电源管理域：全局过流检测 OVCUR、分组电源控制 PWREN 硬件模块；

4. 复用控制外设域：I2C / 按键双模式复用 IO、SPI 固件存储接口、两路主机状态 LED 驱动；

5. 内核数字域：内置 PLL 时钟发生器、上电 POR/LVR 复位电路，工业级低功耗调度逻辑。

1.3 QFN32 封装基础硬件参数

型号 CH938F 采用 4×4mm 32 引脚 QFN 封装，工业工作温区 - 40℃~85℃。USB 信号 HBM ESD 耐压 6KV，普通 IO 引脚 2KV；硬件资源包含双上行、三路下行 USB 差分、25MHz 晶振接口、SPI Flash 总线、两组主机检测引脚、多路复用控制 IO，外围无需额外上下拉电阻，精简 BOM。

二、核心硬件路由与跨主机传输原理

2.1 DSPORT 硬件通路调度机制

区别外部模拟开关切换方案，CH9338 依靠片内专用路由逻辑完成下行端口通路重配：通过 I2C 寄存器或外部按键下发分配指令后，硬件直接切换下行差分通路归属，切换过程无需中断 USB 枚举流程。三路下行端口支持任意组合分配，单主机可同时挂载多外设，两路主机数据流由内部缓存完全隔离，不存在带宽抢占冲突。

2.2 跨主机双向透传底层逻辑

芯片预留独立厂商专用数据通道，两台主机通过 USB 完成高速文件互传，无需占用下行外设带宽。配套上位程序可实现键鼠同步、剪贴板跨系统同步，硬件模拟双路 USB 光驱设备，SPI Flash 可存储跨平台驱动程序，主机接入后自动识别虚拟光驱完成软件安装，原生兼容 Windows、Linux、macOS、Android 全平台。

2.3 双模式复用控制引脚逻辑

IO1/SDA、IO2/SCL 引脚上电自动识别硬件下拉配置，切换两种控制模式：

1. I2C 模式：无下拉电阻时生效，外部主控通过 0xA0 地址读写寄存器，查询主机连接状态、下发端口切换指令；

2. KVM 按键模式：IO2 下拉后启用，IO1 作为按键输入，单次电平翻转完成主机焦点切换，IO2 同步输出当前主机指示电平，可联动外部视频切换器件。

三、电源与时序硬性工程约束

3.1 多轨供电与复位规范

芯片分为 3.3V IO 主电源 VDD33、1.2V 数字 DVDDK、1.2V 模拟 AVDDK 三组独立供电，各电源引脚就近布置 0.1μF 高频去耦电容，模拟内核额外增加 1μF 滤波电容。内置 POR 上电延时 25ms，电压低于阈值自动触发 LVR 低压复位；外部 RESET 引脚低电平复位脉宽需≥4μ，引脚自带 40K 内置上拉，闲置可悬空。

3.2 分组电源与过流硬件逻辑

PWREN 引脚全局控制三路下行端口供电，配合 CH217 限流开关实现分组 VBUS 输出；OVCUR 引脚实时采集过流故障，检测到过载后硬件自动切断下行电源，避免端口短路损坏主机。整机支持总线供电与外部自供电两种架构，自供电场景增加理想二极管防止 VBUS 电流倒灌。

3.3 PCB 布线强制标准

1. USB2.0 差分对内长度误差≤8mil，上行、下行差分分区布线，完整连续地平面，禁止跨电源分割；

2. USB 高速差分走线与晶振、SPI 低速控制线间距≥3 倍线宽，抑制时钟 EMI 干扰；

3. 电源走线加宽处理，QFN 底部焊盘完整铺铜，至少多组接地过孔提升散热；

4. 25MHz 晶振紧邻 XI/XO 引脚，区域局部包地降低辐射噪声。

四、固件与整机调试体系

芯片支持 SPI 外挂 Flash 存储自定义配置，上电自动读取端口分配、USB 标识、功率参数；无外挂存储时加载出厂默认固件。URDBG 配套调试日志可读取端口枚举、过流、切换状态，固件支持在线 / 离线升级。两路 LED 引脚实时输出主机在线状态，焦点切换模式下周期性闪烁，直观区分当前活动主机。