雷军：小米唯一能自研3nm芯片 友商没10年以上投资搞不定

来源——硬件世界

在2025年投资者大会上，雷军还谈到了小米的3nm自研芯片，在他看来友商没10年以上投资搞不定。

雷军直言，小米首款自主研发设计的旗舰SoC芯片玄戒O1，这让我非常自豪。这是小米芯片探索 11 年的关键答卷，更是我们在硬核科技探索道路上的里程碑事件。

“做3nm手机 SoC，的确非常难。今天做芯片的公司很多，但3nm旗舰SoC是芯片这个王冠上的明珠，全球目前只有4家，小米是中国大陆第一家。”

雷军还感慨道，4年半的时间，我们已经投入了130多亿人民币。而且，做出来不代表我们马上就能采用，我们可能还需要一代又一代平台的迭代。曾经我们第一次做芯片失败，给了我们巨大的教训，本质就是一条：没有10年以上的投资，搞不定。

造芯片，要求我们必须坚持长期主义。从2014年9月开始，到今天，小米的芯片之路，已经走了整整11年，历经坎坷。做芯片最核心的能力，是团队能力，把团队能力建设好，才是造芯的关键所在。

“在4年多前，我们下定决心重启SoC大芯片时，我们就做好了充分的心理准备，坚定信仰‘长期主义’，并制定了了长期持续投资的计划，承诺至少坚持10年，至少投资500亿，既要志存高远，也要脚踏实地。”

雷军称：“在这里，我要再次感谢我们的芯片团队，他们真的非常了不起。芯片的表现，远超了我的预期。在过去的数年间，他们展现出了强大的研发能力和超强的执行力，4年多以前，我们说4年后的今天要发布这款芯片，这中间的复杂程度难以想象；他们如期发布了，还发布了搭载玄戒芯片的三款终端，非常了不起。我想，这支团队也值得我们继续投入十年、二十年。虽然小米在芯片领域是后来者，但我相信，后来者总有机会！”

就在日前，雷军还特意发文表示：“我们永远相信后来者总有机会。”

这句话呼应了雷军在小米15周年战略发布会上，公布玄戒芯片之后的发言。

当时雷军透露，小米芯片之路从2014年9月开始，当时立项了中端SoC项目，做了4年后，遭遇了巨大困难，于是转型做了一系列的小芯片。

2021年初，我们下决心重启，直接挑战最新工艺制程的旗舰芯片。

直到现在，小米芯片之路，已经走了整整11年。

玄戒O1这个项目，研发了4年多时间，截至今年2月底已经花了135亿元。

这么多年的竞争下来，现在全球能用最新制程做旗舰芯片的厂商，目前只剩下3家，这对小米这样的后来者来说，想完成商业闭环，难于登天。

做3nm这样级别的大芯片，每代投资大约10亿美元，如果能卖100万台，平摊下来，每台芯片研发成本就高达1000美元，而小米15S Pro售价才5499元人民币。

雷军表示：“在硬核科技的探索道路上，小米是一个后来者，也是一个追赶者，我们知道很难，我们知道后来者一开始肯定不完美的，总会被嘲笑、被怀疑，这些都是预料之中的事情。但我相信，这个世界终究不会是强者恒强，后来者总有机会。开弓没有回头箭，我们已经做好了准备。”

值得注意的是，雷军还表示当时重启SoC项目时就跟团队承诺至少做十年，至少投入500亿以上，稳打稳扎，步步为营。

无论前方有什么困难都绝不放弃，小米一定会坚持下去。

雷军还晒出了玄戒O1旗舰处理器创始纪念品，是一块铝板上刻着芯片设计图，中间嵌着玄戒O1芯片本体。

最近有不少高管和媒体都收到了这款纪念品，很多网友非常喜欢，强烈建议上架售卖。

这是小米作为中国科技企业，在自研道路上达到史诗级里程碑的纪念。

玄戒O1发布之后，央视新闻、新华社等都纷纷发文点赞，这是中国大陆地区首次研发设计出3nm芯片。

制程工艺数值越低，意味着晶体管集成度越高、性能越强。

在3nm制程工艺节点，晶体管尺寸逼近物理极限，不仅技术难度大，而且对产品规模生态要求高，全球不少科技巨头在此折戟。

雷军在投资者大会回答了一直以来大家最关心的问题之一——小米的护城河是什么？

这背后的问题其实是问：小米未来怎么能走得更远，做得更强？

雷军表示，今天的小米，正在持续构建和加深护城河的过程中，小米会从这三个方面来构建护城河：1、人车家全生态；2、小米模式；3、技术为本。

SU7发布以后，意味着小米人车家全生态的战略已经正式闭环，而且已经成为了全球拥有最完整生态的科技公司，所有终端产品的生态协同能力会越来越强大。

汽车初战告捷、芯片研发成功，都证明了小米模式的普遍适用性，未来会一步步在全世界开始复制，并且塑造的更强。

小米还有一条技术为本的铁律，将锚定“芯片、AI、OS”筑牢硬核科技的三大基座，持续深耕底层硬核技术赛道。

通过软硬件融合，持续赋能人车家全生态，形成长期差异化体验的护城河。

此外还有个数据，可以证明小米3nm SoC的含金量有多高。

半导体产业正面临前所未有的技术挑战，芯片流片成功率降至历史新低！

据电子设计自动化工具（EDA）公司西门子数据显示，芯片首次设计定案（Tape-out，流片）成功率降至历史新低的14%，相较于两年前的24%明显下降。

换而言之，十家芯片设计公司中，有八家都会在首次流片时遭遇失败。

IC设计从业者分析，这主要源于芯片复杂度提升、企业开发模式转变等因素，未来专业分工、委托ASIC公司打造将成趋势。

Tape-out（流片）对芯片设计而言，犹如生死攸关的考验，是指将设计完成的芯片方案交给晶圆代工厂生产样品，检验设计是否符合预期，是芯片研发的关键里程碑。

一旦失败，不仅前期投入的数千万元研发成本付诸流水，更可能错失市场先机。