乌凌翔博士解读芯片突破：中芯国际 N+3工艺可以对标台积电 N5

半导体专家乌凌翔博士公开解读中芯国际最新工艺进展，确认中芯 N+3 制程综合性能、晶体管密度对标台积电 N5（5nm）标准，依托多重曝光 DUV 技术绕开 EUV 光刻机限制，国产等效 5nm 成熟工艺实现小规模稳定试产，国内先进晶圆制造迎来关键性突破，缓解外部设备封锁带来的制程卡脖子难题。

受海外 EUV 光刻机出口管制，中芯国际无法采购最尖端极紫外设备，不能复刻台积电单重曝光 5nm 路线，研发 N+1、N+2、N+3 多代改良 FinFET 工艺，通过多次 DUV 光刻叠加曝光，调整薄膜、刻蚀工艺参数，最终 N+3 节点达成等效 5nm 综合性能，可用于高端手机处理器、AI 边缘算力芯片、车规主控芯片代工，填补国内先进制程空白。

客观看待工艺差距，N+3 虽性能对标台积电 5nm，但多重曝光带来光刻工序翻倍，晶圆制造成本比海外 5nm 高 40%-50%，良率爬坡仍有优化空间，大规模量产、成本下探还需要 1-2 年持续迭代；台积电已推进 2nm 试产，短期顶尖先进制程仍存在代差，但 N+3 足以满足国内绝大多数高端芯片代工需求，摆脱完全依赖海外 5nm、3nm 晶圆厂的被动局面。

过去高端手机 SoC、边缘 AI 芯片全部送台积电代工，地缘风险、产能排期、定价权全部掌握在外；中芯 N+3 落地后，华为、国内 AI 设计企业可本土流片，保障芯片供应链安全，同时带动配套国产光刻胶、靶材、特种气体、检测设备批量导入验证，先进制程全链条国产替代同步提速，形成工艺突破带动材料设备突围的正向循环。

成熟制程 28nm、14nm 已是中芯国际主力盈利产能，产能利用率常年满负荷 100%，支撑汽车电子、电源芯片、存储芯片大规模代工；N+3 等效 5nm 作为先进制程补充，重点承接消费电子高端主控、轻量化算力芯片订单，平衡产业结构，不再单一依赖成熟低利润制程，提升国内晶圆代工整体附加值。

乌凌翔博士同时客观提醒，不能过度乐观，EUV 缺失仍是长期瓶颈，高端 HBM、顶级大算力芯片依旧需要更先进单曝光制程，国内光刻机、光源系统攻关不能停滞。N+3 等效 5nm 是阶段性重大突破，守住国内高端芯片代工基本盘，为国产 EUV 设备研发、工艺持续迭代争取宝贵时间，是半导体自主化进程重要里程碑。