内存引脚砍掉八成，带宽还想跟HBM4打平手

内存引脚砍掉八成，带宽还想跟HBM4打平手

JEDEC近日正式批准了SPHBM4标准，全名是Standard Package High Bandwidth Memory 4。HBM全称是High Bandwidth Memory，即高带宽内存，主要用在AI加速卡、高性能计算这些场景，跟普通电脑里插的DDR5不是一回事。

SPHBM4核心变化

标准HBM4内存拥有2048个I/O数据引脚，而在SPHBM4上这一数量将降低到512个。引脚数降到原来的四分之一，意味着可以用标准有机基板来封装，而不是HBM4那种昂贵的硅中介层。

SPHBM4 vs HBM4

图1：SPHBM4引脚数大幅减少

标准HBM4 引脚数2048个

SPHBM4 引脚数512个（-75%）

传输频率16 GHz

传输速度32 Gbps

总带宽~2.8 Tbps

通过4:1串行化技术，用频率换引脚，用串行化换并行度，在引脚数大幅减少的情况下维持与HBM4相当的总吞吐量。

4:1串行化技术

图2：4:1串行化技术示意

降低封装依赖

HBM这几年的涨价和缺货，很大一部分原因是先进封装产能不够。台积电的CoWoS封装产能一直吃紧，英伟达、AMD、谷歌这些大厂都在抢，导致HBM的成本下不来。SPHBM4如果用标准封装就能做，供应链就没那么脆弱了。

降低CoWoS依赖

图3：降低对CoWoS先进封装依赖

封装类型标准有机基板

最大连接距离20 mm

DRAM堆叠架构与HBM4相同

2.8 Tbps带宽

图4：维持2.8 Tbps总带宽

信号完整性挑战

从纸面参数看，总带宽是差不多的，都是2.8 Tbps左右。但实际用起来可能会有差异，因为引脚少了之后，信号完整性、串扰这些问题可能会更突出，3200 MT/s的信号在有机基板上跑，信号完整性挑战比硅中介层大。

应用场景与时间线

SPHBM4的定位更像是给那些想做AI但预算没那么充裕的厂商一个选择。那些对成本敏感、但又需要高带宽的场景会先用上，比如说中端的AI加速卡、国产的AI芯片等。

预计2027年下半年可能看到搭载SPHBM4的工程样品，2028年才有可能量产。如果成本真能降20-30%，AI服务器的租用价格、AI模型的训练成本，理论上也能下来一点。