中国人第一次领跑！长鑫首发量产LPDDR6内存，细节首次公开

8月29日，长鑫存储公开宣布，自研的新一代LPDDR6内存正式量产，由小米18 Fold新折叠旗舰手机首发搭载。

要知道，LPDDR6内存标准是2025年7月正式发布的，如今过去仅仅一年，长鑫就率先实现了量产，领先于三星、SK海力士、美光这些传统巨头，让中国人第一次在内存产业真正走在了最前列！

其实就在LPDDR6标准发布前的一个月，长鑫刚刚宣布量产LPDDR5X，时间进度远远落后于国际水平，没想到在LPDDR6上来了个惊天逆转，不得不令人亢奋。

刚刚发布的Arm CSS for Mobile 2移动平台，首次提供了对LPDDR6内存的支持。

新鲜出炉的小米18 Fold折叠屏手机，首发搭载自研的小米玄戒O3，正是首个基于Arm新平台的处理器，自然顺理成章首个支持国产LPDDR6内存。

但是，小米18 Fold并非全线标配长鑫LPDDR6，只有顶配16GB+1TB才是，价格也达到了14999元（陶瓷特别版更是15999元）。

其他版本，诸如12GB+256GB、12GB+512GB、16GB+512GB，依然使用LPDDR5X内存。

原因很简单：一则长鑫初期的LPDDR6产能很有限，成本和价格必然不低，即便全部给了小米，也无法支撑大规模供应。

二则小米18 Fold设计复杂、成本高昂，但销量注定不会太多，自然也不会采购过多的长鑫LPDDR6。

LPDDR6采用双子通道架构，保持最小访问间隔32字节的同时，允许更灵活的操作。

每颗裸片(Die)支持两个子通道，每个子通道分为12个数据信号线(DQ)，优化通道性能。

每个子通道包含4个指令/寻址(CA)指令，优化减少焊球数量，改进数据访问速度。

支持静态能效模式，可支持更大容量，最大化利用bank资源。

支持弹性数据访问，实时突发长度控制，支持32/64字节访问。

能效方面，LPDDR6进一步降低了电压和功耗，采用VDD2供电，并且采用双电源供电。

支持交替时钟命令输入，提高性能和能效。

低功耗动态电压频率缩放(DVFSL)，在低频率运行时减少VDD2供电，从而节省功耗。

动态效率模式，采用单个子通道接口，适合低功耗、低带宽场景。

支持部分自刷新、主动刷新，降低刷新功耗。

安全性和可靠性方面，LPDDR6也有了很大的提升，支持每行激活计数(PRAC)、预留元数据模式(Carve-Out Meta)、可编程链路保护机制、命令/地址(CA)奇偶校验、错误擦洗、內建自测试(MBIST)等等。

值得一提的是，JEDEC划定的LPDDR6运行速率区间为10667-14400Mbps，如今长鑫起步就做到了12800Mbps，相信很快就会超越极限。

随着小米新机的发布，长鑫官方也首次公布了LPDDR6内存的诸多细节。

据芯硬件了解，长鑫LPDDR6内存首发单颗Die的容量为16Gb（4GB），单颗封装芯片的总容量则是16GB，是市场主流容量节点。

它遵循JEDEC LPDDR6技术标准，采用1295 Ball FBGA全新封装。

最高传输速率可达12800Mbps，对比10667Mbps最高速率的LPDDR5X，带宽可提升超过60%，同时功耗降低超过20%，可有效延长移动设备的续航。

不过受制于SoC处理器，长鑫LPDDR6的实际运行速率为10667Mbps。

但即便如此，它依然可以为 SoC提供充裕的带宽，满足旗舰智能手机和其他高性能终端设备对算力的严苛需求。

长鑫表示，目前正在加速LPDDR6内存的商业化与规模化应用，未来会广泛用于智能手机、PC电脑、智能汽车、边缘服务器、智能穿戴设备、机器人等领域。

这些超高规格的背后，是长鑫一系列的研发和制造创新。

设计方面，长鑫LPDDR6内存采用双子通道架构，常规模式下配备24-bit原生高速I/O接口，支持每路信号引脚独立调校预加重（pre-emphasis）、信号均衡（DFE）参数，再配合智能训练机制，可充分保障高速传输下的信号准确性、运行稳定性。

能效管理方面，长鑫LPDDR6采用双轨DVFS（动态电压频率曲线）设计，支持硬件层面的电压分离能力，并同时引入动态效率模式自动切换，实现策略调度，从而在不同负载下始终保持最佳能效，兼顾高性能与长续航。

RAS可靠性方面，长鑫LPDDR6不但继承了原有的Link ECC、On Die ECC纠错机制，还新增每行激活计数（PRAC），用于防止行锤攻击，以及內建自测试（MBIST），在内存颗粒内部集成专用测试电路，可自动检测硬件故障，综合提升良率和长期运行可靠性。

工艺设计方面，长鑫LPDDR6针对CMOS区域的关键电路和设计规则（LDR），进行了100项多深度优化和创新，涉及灵敏放大器、IO、时钟等，在可控范围内局部收紧几何尺寸，缩小晶体管、互连线，降低寄生RC，并配套大量可靠性、良率验证，最终成功制造出尺寸更小、性能更好的CMOS晶体管。

封装方面，长鑫LPDDR6后道封装采用的是1295 Ball FBGA，相比LPDDR5/5X使用的496 Ball，触点数量增加了1.6倍，焊球面积增大了50%，制造难度自然大大增加。

因此在塑封环节，长鑫采用了高导热型High K EMC（高导热环氧塑封料），对芯片整体进行包覆保护，使得颗粒热阻下降了40%左右，从而大幅改善高负载下的导热效率，充分保障稳定性。