英伟达锁定台积电A16制程节点，用于下一代Feynman GPU

据供应链消息人士及接近台积电的人士透露，英伟达已开始为下一代Feynman GPU微架构进行原型设计，以取代现有的Rubin和Rubin Ultra GPU设计方案。据DigiTimes最新报道，英伟达选择采用台积电的A16制程节点，完全跳过N2系列节点，转而采用更先进的1.6纳米A16设计。大规模量产计划于2028年下半年进行。Feynman设计将依赖A16节点的背面供电技术，以及SoIC 3D小芯片、CoWoS-L 2.5D集成和下一代面板级封装等封装技术。

英伟达将使用SoIC 3D堆叠技术将多个小芯片堆叠到单一封装中，这将缩短芯片之间的信号传输时间并降低延迟。这些3D芯片将以并排放置的方式封装在CoWoS-L或CoPoS封装中，形成一个多千瓦级的设计，能够处理数十PFLOPS（千万亿次浮点运算）级别的算力。在内存方面，待到Feynman量产时，英伟达将与其合作伙伴共同开发定制化HBM，很可能是HBM4E。这种定制内存包含一个专用基础裸片，其中可以集成内存控制器或数据包处理单元等逻辑元件。可以将其理解为在数据进入内存之前进行预处理的一种方式，或者根据英伟达的目标，作为一种简单的加速手段。

最后还有共封装光学（CPO），英伟达将在GPU之间引入光互连，以降低传统铜连接所带来的延迟和功耗需求。目前的Blackwell NVL72机架在GPU之间的总带宽为130 TB/s。Rubin将其翻倍至260 TB/s，而Rubin Ultra进一步将总带宽翻倍至520 TB/s。对于Feynman而言，提升系统性能的唯一途径就是实现CPO，并利用光速来提供超过1,000 TB/s的总系统带宽，突破至PB级别。所有这一切都将通过台积电的COUPE技术来实现。